《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > EDA與制造 > 業(yè)界動態(tài) > 東芝和日本半導體提出新方法 可優(yōu)化LDMOS中的HBM容差并抑制導通電阻

東芝和日本半導體提出新方法 可優(yōu)化LDMOS中的HBM容差并抑制導通電阻

2021-06-17
來源:蓋世汽車
關(guān)鍵詞: 東芝 日本半導體 MOS LDMOS

  6月11日,東芝電子器件與存儲株式會社(東芝)和日本半導體株式會社(日本半導體)共同展示了一種改進方法,可提高高壓橫向雙擴散MOS (Laterally Double Diffused MOS,LDMOS)的可靠性和性能。其中,LDMOS是在電機控制驅(qū)動程序等大量汽車應(yīng)用中使用的模擬IC的核心組件。隨著車輛電氣化的不斷發(fā)展,包括更廣泛地部署高級駕駛輔助系統(tǒng)(ADAS),東芝和日本半導體將能夠根據(jù)所需電壓提供改進的LDMOS單元設(shè)計。

6261937681124871718-0.png

 ?。▓D片來源:東芝)

  眾所周知,設(shè)計LDMOS時經(jīng)常需要在可靠性和性能間進行取舍。橫向寄生雙極效應(yīng)通常會降低人體模型(HBM)容差。而通過增加背柵比(backgate ratio)抑制橫向寄生雙極效應(yīng),HBM測量的靜電放電(ESD)的容差會得到改善。然而,增加背柵比也會增加導通電阻,從而降低性能。截至目前,LDMOS設(shè)計人員仍然必須在HBM容差與更高的導通電阻之間取得平衡。

  東芝和日本半導體對LDMOS中的HBM容差進行了評估,發(fā)現(xiàn)即使背柵比增加,在80V以上時容差也沒有增加。他們發(fā)現(xiàn)這是因為在2D TCAD模擬中,垂直寄生雙極效應(yīng)與橫向寄生雙極效應(yīng)一起出現(xiàn),使設(shè)計人員在設(shè)置HBM和背柵比參數(shù)時具有更大的自由度。

  東芝公司開發(fā)出一種技術(shù),可優(yōu)化除了背柵比(背柵的總寬度與源和背柵的總寬度之比)之外的單元設(shè)計參數(shù)。而將該技術(shù)與此次的發(fā)現(xiàn)相結(jié)合,東芝和日本半導體提出一種改善HBM容差并抑制80V及更高LDMOS導通電阻的方法,從而使得LDMOS可具有HBM容差,且不依賴背柵比。該方法可應(yīng)用于發(fā)動機、轉(zhuǎn)向系統(tǒng)等其他汽車系統(tǒng)中,將有助于提高可靠性和功率效率。

  東芝擁有適用于各種應(yīng)用、各種電壓的LDMOS廣泛產(chǎn)品陣容,并且正在開發(fā)可集成嵌入式非易失性存儲器(eNVM)和高壓模擬IC的第五代工藝技術(shù)。東芝和日本半導體致力于半導體工藝研發(fā),為低功耗和高可靠性做出貢獻。

  來源:蓋世汽車

  作者:劉麗婷




mmexport1621241704608.jpg


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。