在正在到來(lái)的后摩爾時(shí)代，芯片先進(jìn)制程逐漸突破物理極限，由先前的“如何把芯片變得更小”轉(zhuǎn)變?yōu)椤叭绾伟研酒獾酶　?，先進(jìn)封裝隨之浮出水面。

　　另一方面，先進(jìn)制程帶來(lái)的設(shè)計(jì)成本也水漲船高。IBS首席執(zhí)行官Handel Jones表示，設(shè)計(jì)28nm芯片的平均成本為4000萬(wàn)美元。相比之下，設(shè)計(jì)7nm芯片的成本為2.17億美元，設(shè)計(jì)5nm芯片的成本為4.16億美元，3nm設(shè)計(jì)更將耗資5.9億美元。一般公司很難承受。

　　雙重挑戰(zhàn)下，Chiplet風(fēng)潮正在來(lái)臨。

　　Chiplet技術(shù)是SoC集成發(fā)展到一定程度之后的一種新的芯片設(shè)計(jì)方式，通過(guò)將SoC分成較小的裸片（Die），再將這些模塊化的小芯片（裸片）互連起來(lái)，采用新型封裝技術(shù)，將不同功能、不同工藝制造的小芯片封裝在一起，成為一個(gè)異構(gòu)集成芯片。

　　通俗點(diǎn)講，就是把不同功能的芯片單元（可以使用不同的工藝節(jié)點(diǎn)制造，甚至可以由不同的供應(yīng)商提供）封裝到一個(gè)芯片里，快速定制出一個(gè)能滿足多種功能需求的芯片產(chǎn)品。Chiplet的興起有望解決工藝提升困難，以及導(dǎo)致的芯片制造成本問(wèn)題。

　　芯原股份董事長(zhǎng)戴偉民認(rèn)為，并非每種芯片都需要5nm/7nm這樣的尖端工藝，也不是每一家公司都能負(fù)擔(dān)的起先進(jìn)工藝的成本，Chiplet這種將不同工藝節(jié)點(diǎn)的die混封的新形態(tài)或?qū)⑹俏磥?lái)芯片的重要趨勢(shì)之一。

　　以AMD為例，AMD第二代EPYC服務(wù)器處理器Ryzen采用小芯片設(shè)計(jì)，將先進(jìn)的臺(tái)積電7nm工藝制造的CPU模塊與更成熟的格羅方德12/14nm工藝制造的I/O模塊組合，7nm可滿足高算力的需求，12/14nm則降低了制造成本。同時(shí)，采用更成熟制程的I/O模塊還有助于整體良率的提升。

　　AMD第二代EPYC服務(wù)器處理器Ryzen（圖源：technewstube）

　　Chiplet其實(shí)并不是一個(gè)新技術(shù)，只是在新工藝節(jié)點(diǎn)越來(lái)越貴，競(jìng)爭(zhēng)越來(lái)越激烈的半導(dǎo)體市場(chǎng)上，又被重新派上了用場(chǎng)。隨著Chiplet的優(yōu)勢(shì)逐漸顯露，它正被微處理器、SoC、GPU和FPGA等更先進(jìn)和高度集成的半導(dǎo)體器件采用。

　　多年來(lái)，AMD、英特爾、Marvell、ODSA、DARPA和其他公司都逐漸在開發(fā)支持小芯片的設(shè)計(jì)。隨著越來(lái)越多的玩家進(jìn)入，更多的設(shè)計(jì)樣本正在推動(dòng)成本的下降，加速Chiplet生態(tài)發(fā)展。據(jù)Omdia報(bào)告，2018年Chiplet市場(chǎng)規(guī)模為6.45億美元，預(yù)計(jì)到2024年會(huì)達(dá)到58億美元，2035年則超過(guò)570億美元，Chiplet的全球市場(chǎng)規(guī)模正在迎來(lái)快速增長(zhǎng)。

　　2018-2024年全球小芯片市場(chǎng)收入（來(lái)源：Omdia）

　　Chiplet互連面臨挑戰(zhàn)

　　與傳統(tǒng)的單片集成方法相比，Chiplet在許多方面具有優(yōu)勢(shì)和潛力。然而，目前Chiplet尚處于起步階段，只有少數(shù)公司擁有開發(fā)這些產(chǎn)品的能力，大多數(shù)企業(yè)還沒有足夠的專業(yè)知識(shí)，包括設(shè)計(jì)能力、die（裸片）、die到die互連和制造策略，這些都使小芯片的進(jìn)一步發(fā)展帶來(lái)困難。

　　Chiplet的可行性常常受到片間互連的性能、可用性以及功耗和成本問(wèn)題的限制，各種異構(gòu)芯片的互連接口和標(biāo)準(zhǔn)的設(shè)計(jì)在技術(shù)和市場(chǎng)競(jìng)爭(zhēng)方面難以實(shí)現(xiàn)性能和靈活性間的平衡。

　　多年來(lái)，業(yè)內(nèi)一直在尋找一種“真正的互連”，以便在單個(gè)MCM（Multi Chip Module多芯片模塊）中實(shí)現(xiàn)從裸片到裸片的通信，更好的完成數(shù)據(jù)存儲(chǔ)、信號(hào)處理、數(shù)據(jù)處理等豐富的功能。如何讓裸片與裸片之間高速互聯(lián)，是Chiplet技術(shù)落地的關(guān)鍵，也是全產(chǎn)業(yè)鏈目前的一大全新挑戰(zhàn)。

　　Chiplet技術(shù)在物理層中使用的互連接口可以分為以下幾類：

　　（1）串行接口

　　從應(yīng)用程序傳輸距離的角度來(lái)看，串行接口包括長(zhǎng)/中/短距離的SerDes（LR/MR/VSR SerDes），超短距離（XSR）SerDes和極短距離（USR）SerDes。

　　串行接口的分類（a）和應(yīng)用（b）

　　LR/MR/VSR SerDes通常用于芯片間連接和芯片與模塊連接，被廣泛用于PCI-E、以太網(wǎng)和RapidIO等通信接口。這些接口的主要特點(diǎn)是可靠，傳輸距離長(zhǎng)，成本低以及易于集成。然而，由于這些接口在功耗，面積和延遲方面沒有優(yōu)勢(shì)，因此難以支持對(duì)此有高要求的高性能芯片的構(gòu)造。

　　XSR SerDes為“Die-to-Die”（D2D）和“Die-to-Optical”（D2OE）的互連提供了相應(yīng)的SerDes標(biāo)準(zhǔn)，現(xiàn)有標(biāo)準(zhǔn)速率正在從50Gbps向100Gbps速率過(guò)度。XSR SerDes不需要復(fù)雜的均衡算法，不添加FEC也可以較好的控制誤碼率，具有功耗低、面積小、通信協(xié)議靈活的特點(diǎn)，適合在具有端到端FEC的光學(xué)設(shè)備和裸芯片之間部署。

　　USR SerDes主要致力于通過(guò)2.5D/3D封裝技術(shù)在超短距離（10mm級(jí)別）上實(shí)現(xiàn)芯片對(duì)芯片的高速互連通信。由于通信距離短，USR通過(guò)高級(jí)編碼，多位傳輸和其他技術(shù)提供了更好的性能、功耗比和更好的可伸縮性。USR SerDes互連技術(shù)的發(fā)展大大減少了半導(dǎo)體芯片之間通信所需的I/O總數(shù)。但USR對(duì)傳輸距離的要求又阻礙了Chiplet的大規(guī)模集成。

　　（2）并行接口

　　用于Chiplet互連的通用并行接口包括英特爾的AIB/MDIO，臺(tái)積電的LIPINCON，ODSA的BoW等，專用于高帶寬存儲(chǔ)之間的互連。

　　AIB/MDIO：AIB是英特爾推出的一種在小芯片之間傳輸數(shù)據(jù)的接口方案和互連標(biāo)準(zhǔn)。多年來(lái)，英特爾一直在生產(chǎn)帶有AIB接口的產(chǎn)品，在其Stratix 10 FPGA上就使用了AIB接口來(lái)集成多種不同的小芯片。

　　作為AIB的升級(jí)版本，MIDO提供了更高的傳輸效率，并且響應(yīng)速度和帶寬密度是AIB的兩倍以上。AIB和MDIO技術(shù)主要適用于通信距離短，損耗低的2.5D和3D封裝技術(shù)，例如EMIB、Foveros。

　　英特爾聲稱MDIO和臺(tái)積電的LIPINCON水平相當(dāng)（圖源：Intel）

　　LIPINCON：LIPINCON是臺(tái)積電多年前就開始研發(fā)的裸片之間數(shù)據(jù)互聯(lián)接口技術(shù)，通過(guò)使用先進(jìn)的基于硅的互連封裝技術(shù)（例如InFO、CoWoS）和時(shí)序補(bǔ)償技術(shù)，為Chiplet提出的高性能互連接口。LIPINCON可以在沒有PLL/DLL的情況下降低功耗和占用面積。LIPINCON接口包含兩種類型的PHY：PHYC和PHYM，分別用于SoC芯片和存儲(chǔ)器/收發(fā)器芯片。

　　BoW：ODSA正在定義一個(gè)名為Bunch of Wires （BoW）的芯片到芯片接口。BoW接口專注于解決基于有機(jī)基板的并行互連問(wèn)題，BoW有BoW Base，BoW-Fast和BoW-Turbo三種類型，支持不同的傳輸距離和傳輸效率。此外，BoW支持向后兼容，并且對(duì)芯片工藝和封裝技術(shù)的限制較少，不依賴于先進(jìn)的基于硅的互連封裝技術(shù)，具有廣泛的應(yīng)用范圍。

　　此外，HBM（High Bandwidth Memory）接口也屬于并行接口，專門用于存儲(chǔ)器件與die互連的標(biāo)準(zhǔn)。

　　（3）其它接口

　　原則上來(lái)講，通過(guò)適應(yīng)底層物理層（PHY），可以將傳統(tǒng)接口標(biāo)準(zhǔn)（例如以太網(wǎng)MAC，PCIe等）用于鏈路層的Chiplet傳輸。Tilelink接口協(xié)議、CCIX接口標(biāo)準(zhǔn)以及ISF接口協(xié)議等，都能夠支持Chiplet的芯片對(duì)芯片互連。

　　能夠看到，以上的接口方案都是根據(jù)特定的互連要求進(jìn)行的設(shè)計(jì)，有各自的優(yōu)缺點(diǎn)。在大多數(shù)情況下，Chiplet互連解決方案與特定應(yīng)用直接相關(guān)。并行接口如BoW、AIB、HBM能夠提供低功耗、低延遲和高帶寬，但代價(jià)是需要在裸片之間連接許多線路，只有使用昂貴的插接器或橋接技術(shù)才能滿足布線要求；相對(duì)于并行接口，SerDes提供了類似的帶寬，減少了通信所需的I/O總數(shù)和線路長(zhǎng)度，但是會(huì)增加一些額外的功耗和延遲。

　　因此，Chiplet設(shè)計(jì)人員在選擇die-to-die互連之前，要根據(jù)實(shí)際應(yīng)用需求、約束條件和芯片特性，充分考慮其應(yīng)用的相關(guān)要求，選擇合適的接口來(lái)實(shí)現(xiàn)系統(tǒng)優(yōu)化的目標(biāo)。

　　Chiplet互連的布局與嘗試

　　從行業(yè)發(fā)展來(lái)看，第一批基于小芯片的設(shè)計(jì)是將芯片到芯片互連與自有設(shè)備的專有接口相結(jié)合。然而，除了自有產(chǎn)品外，供應(yīng)商可能想要使用另一家公司的die，但大多數(shù)公司可能不愿意分享芯片的內(nèi)部工作原理。

　　因此，如何將一家公司的芯片共享給另一家公司？如何將多個(gè)不同來(lái)源的die之間進(jìn)行連接和通信？都成了擺在Chiplet面前的挑戰(zhàn)。行業(yè)需要具有開放的互連接口，使不同的芯片能夠相互通信。

　　到目前為止，上文提到的英特爾開發(fā)的高級(jí)接口總線 （AIB），是市場(chǎng)上為數(shù)不多的開放接口之一，在DARPA的CHIPS項(xiàng)目支持下，英特爾向相關(guān)供應(yīng)商提供了免費(fèi)的AIB接口許可，許多不同企業(yè)及高校正在用AIB打造小芯片系統(tǒng)。如果AIB未來(lái)能夠成為業(yè)界的標(biāo)準(zhǔn)（類似Arm的AMBA總線標(biāo)準(zhǔn)），則將能大大加速Chiplet模式更快的普及。

　　當(dāng)然，供應(yīng)商需要的不止一種芯片到芯片互連方案。除了上述提到的幾種，其他互連技術(shù)也正在研發(fā)中，行業(yè)廠商在紛紛布局：

　　Marvell在推出模塊化芯片架構(gòu)時(shí)采用了Kandou總線接口；

　　AMD推出的Infinity Fabrie總線互聯(lián)技術(shù)，以及用于存儲(chǔ)芯片堆疊互聯(lián)的HBM接口；

　　Xilinx正在開發(fā)OpenHBI，一種源自HBM標(biāo)準(zhǔn)的片間互連/接口技術(shù)；

　　Momentum 正在推動(dòng)銅混合鍵合，使用微小的銅對(duì)銅連接來(lái)連接封裝中的芯片；

　　NVIDIA推出的用于GPU的高速互聯(lián)NVLink方案；

　　光互連論壇正在開發(fā)一種稱為CEI-112G-XSR的技術(shù)，為小芯片實(shí)現(xiàn)高速傳輸?shù)男酒叫酒B接；

　　這些都是產(chǎn)業(yè)鏈企業(yè)在致力Chiplet實(shí)現(xiàn)高速互聯(lián)上的不同嘗試。

　　此外，ODSA也正在研究多種技術(shù)，包括標(biāo)準(zhǔn)芯片到芯片接口、參考設(shè)計(jì)和工作流程，致力于小芯片設(shè)計(jì)交換 （Chiplet Design Exchange：CDX） 的早日實(shí)現(xiàn)，即可以靈活交易來(lái)自不同供應(yīng)商認(rèn)證過(guò)的小芯片。

　　ODSA表示：“我們正在編寫一份CDX白皮書，該白皮書將為業(yè)界提供有關(guān)構(gòu)建小芯片模型的指南。其中，建模的一致性是開發(fā)組件能夠在市場(chǎng)上交易的關(guān)鍵。但是實(shí)現(xiàn)這一目標(biāo)需要時(shí)間和資源，至少在兩三年內(nèi)不會(huì)出現(xiàn)小芯片的公開交換?！?/p>

　　可見，統(tǒng)一接口和標(biāo)準(zhǔn)對(duì)于Chiplet系統(tǒng)至關(guān)重要，但仍有較長(zhǎng)的路要走。

　　圖源：知乎

　　國(guó)內(nèi)方面，也有廠商在此展開動(dòng)作。芯動(dòng)科技推出了國(guó)產(chǎn)自主標(biāo)準(zhǔn)的INNOLINK Chiplet IP和HBM2E等高性能計(jì)算平臺(tái)技術(shù)，支持高性能CPU/GPU/NPU芯片和服務(wù)器；為了讓IP更具象、更靈活的被應(yīng)用在Chiplet里面，芯原提出了IP as a Chip（IaaC）的理念，旨在以Chiplet實(shí)現(xiàn)特殊功能IP從軟到硬的“即插即用”，解決7nm、5nm及以下工藝中性能與成本的平衡，并降低較大規(guī)模芯片的設(shè)計(jì)時(shí)間和風(fēng)險(xiǎn)。

　　此外，在2020年全球硬科技創(chuàng)新大會(huì)上，業(yè)內(nèi)公司和專家共同啟動(dòng)了Chiplet產(chǎn)業(yè)聯(lián)盟，旨在聯(lián)合AI產(chǎn)業(yè)相關(guān)的學(xué)術(shù)界、產(chǎn)業(yè)界等各方重要力量，共同制定全球Chiplet互聯(lián)標(biāo)準(zhǔn)、共建Chiplet開放平臺(tái)，助推Chiplet產(chǎn)業(yè)生態(tài)繁榮。

　　在Chiplet這塊待開墾肥田沃土上，國(guó)內(nèi)外企業(yè)都在加速布局。

　　寫在最后

　　開發(fā)通用接口是一項(xiàng)艱巨的任務(wù)，因?yàn)橐紤]各種因素，并且并非所有應(yīng)用程序都以相同的方式和標(biāo)準(zhǔn)權(quán)衡利弊，成本、面積、功耗、帶寬、時(shí)延、距離、良率、可伸縮性以及在不同節(jié)點(diǎn)中實(shí)現(xiàn)的能力等等，還有EDA工具，更有標(biāo)準(zhǔn)和產(chǎn)業(yè)鏈生態(tài)圈的問(wèn)題，都是接口技術(shù)要考慮的因素。

　　從行業(yè)現(xiàn)狀來(lái)看，當(dāng)前主流廠商都正在建立獨(dú)自的專有標(biāo)準(zhǔn)，然后致力于將自己的標(biāo)準(zhǔn)向全行業(yè)普及。相信未來(lái)隨著生態(tài)系統(tǒng)的不斷發(fā)展，對(duì)標(biāo)準(zhǔn)的需求的不斷提升，自然會(huì)有一部分標(biāo)準(zhǔn)走到前列，影響到行業(yè)。大家都期待著自己能夠在這個(gè)過(guò)程中走得更快，走得更遠(yuǎn)。

　　一種新的技術(shù)不會(huì)是一蹴而就的，其突破性發(fā)展需要包括市場(chǎng)的、技術(shù)的、戰(zhàn)略的等在內(nèi)的各種契機(jī)。Chiplet技術(shù)不止是技術(shù)層面突破的方向之一，也是行業(yè)領(lǐng)頭者保持先進(jìn)的策略，更是后發(fā)者，尤其在面臨種種發(fā)展限制下的選擇，有多少被期許，就有多少待攻克。