在半導(dǎo)體工藝技術(shù)進入10納米節(jié)點之后，EUV光刻設(shè)備是工藝中不可或缺的步驟。不過，因為EUV光刻設(shè)備每臺價格高達1.5億美元，而且產(chǎn)量有限，這使得芯片的生產(chǎn)成本驟然升高。為解決這樣的問題，日本存儲器大廠鎧俠現(xiàn)在聯(lián)合了合作伙伴開發(fā)了新的工藝技術(shù)，可以不使用EUV光刻設(shè)備，使工藝技術(shù)直達5納米。

根據(jù)日本媒體的報導(dǎo)，鎧俠從2017年開始與半導(dǎo)體設(shè)備廠佳能，以及光罩、模板等半導(dǎo)體零組件制造商DNP合作，在日本三重縣四日市的鎧俠工廠內(nèi)研發(fā)納米壓印微影的量產(chǎn)技術(shù)。當前鎧俠已掌握15納米的制程量產(chǎn)技術(shù)，目前正在進行15納米以下技術(shù)研發(fā)，預(yù)計2025年進一步達成。

相較于目前已商用化的EUV技術(shù)半導(dǎo)體制程，鎧俠表示，NIL技術(shù)更加減少耗能，而且大幅降低設(shè)備成本。原因在于NIL技術(shù)的微影制程較為單純，耗電量可壓低至EUV技術(shù)的10%，并讓設(shè)備投資降低至僅有EUV設(shè)備的40%。目前，EUV光刻設(shè)備由荷蘭商ASML獨家生產(chǎn)供應(yīng)，其不但價格高，而且需要許多檢測設(shè)備的配合。而雖然NIL技術(shù)有許多的優(yōu)點，但現(xiàn)階段在導(dǎo)入量產(chǎn)上仍有不少問題有待解決，其中包括更容易因灰塵而形成瑕疵。

報道指出，對鎧俠來說，NAND零組件因為采取3D立體堆疊結(jié)構(gòu)，更容易適應(yīng)NIL技術(shù)制程。而鎧俠也表示，當前已解決NIL的基本技術(shù)問題，正在進行量產(chǎn)技術(shù)的鴨畫工作，希望能較其他競爭對手率先引入NAND生產(chǎn)當中。而一旦鎧俠能成功率先引進NIL的量產(chǎn)技術(shù)，可望彌補在設(shè)備投資競賽中的不利局面，又能符合減少碳排放的需求。

另外，根據(jù)DNP的說法，NIL量產(chǎn)技術(shù)電路微縮程度可達5納米節(jié)點，而DNP從2021年春天開始，就已經(jīng)在根據(jù)設(shè)備的規(guī)格值進行內(nèi)部的模擬當中。而對于這樣的技術(shù)進步，DNP也透露，從半導(dǎo)體制造商對NIL量產(chǎn)技術(shù)詢問度的增加，顯示不少廠商對NIL技術(shù)寄予厚望。另外，另一個合作伙伴佳能，則是致力于將NIL量產(chǎn)技術(shù)廣泛的應(yīng)用于制作DRAM及PC用的CPU等邏輯芯片的設(shè)備上，以在未來供應(yīng)多的半導(dǎo)體制造商，將來也希望能應(yīng)用于手機應(yīng)用處理器等最先進制程上。