2021年11月24日，EDA（集成電路設(shè)計(jì)工具）智能軟件和系統(tǒng)領(lǐng)先企業(yè)芯華章正式發(fā)布四款擁有自主知識(shí)產(chǎn)權(quán)的數(shù)字驗(yàn)證EDA產(chǎn)品，以及統(tǒng)一底層框架的智V驗(yàn)證平臺(tái)，在實(shí)現(xiàn)多工具協(xié)同、降低EDA使用門檻的同時(shí)，提高芯片整體驗(yàn)證效率，是中國(guó)自主研發(fā)集成電路產(chǎn)業(yè)生態(tài)的重要里程碑。

　　EDA作為數(shù)字化產(chǎn)業(yè)的底層關(guān)鍵技術(shù)，自始至終連接并貫穿了芯片與科技應(yīng)用的發(fā)展。未來(lái)的數(shù)字化系統(tǒng)，將是系統(tǒng)+芯片+算法+軟件深度融合集成的。芯華章在這一變局下，以面向未來(lái)發(fā)展、面向數(shù)字化系統(tǒng)的智能化設(shè)計(jì)流程為目標(biāo)，融合人工智能、云原生等技術(shù)，對(duì)EDA軟硬件底層框架進(jìn)行自主創(chuàng)新。本次發(fā)布的平臺(tái)及產(chǎn)品，具備以下優(yōu)勢(shì)：

　　智V驗(yàn)證平臺(tái) （FusionVerify Platform）

　　由邏輯仿真、形式驗(yàn)證、智能驗(yàn)證、FPGA原型驗(yàn)證系統(tǒng)和硬件仿真系統(tǒng)在內(nèi)的五大產(chǎn)品系列，和智能編譯、智能調(diào)試以及智能驗(yàn)證座艙等三大基座組成。

　　智V驗(yàn)證平臺(tái)具備統(tǒng)一的調(diào)試系統(tǒng)、編譯系統(tǒng)、智能分割技術(shù)、豐富的場(chǎng)景激勵(lì)源、統(tǒng)一的云原生軟件架構(gòu)，能融合不同的工具技術(shù)，對(duì)各類設(shè)計(jì)與不同的場(chǎng)景需求，提供定制化的全面驗(yàn)證解決方案，解決當(dāng)前產(chǎn)業(yè)面臨的點(diǎn)工具各自為政的兼容性挑戰(zhàn)，以及數(shù)據(jù)碎片化導(dǎo)致的驗(yàn)證效率挑戰(zhàn)。智V驗(yàn)證平臺(tái)能有效提高驗(yàn)證效率與方案的易用性，并帶來(lái)點(diǎn)工具無(wú)法提供的驗(yàn)證效益。

　　樺捷 （HuaPro-P1） 高性能FPGA原型驗(yàn)證系統(tǒng)

　　基于FPGA硬件和擁有自主知識(shí)產(chǎn)權(quán)的全流程軟件，可幫助SoC/ASIC芯片客戶實(shí)現(xiàn)設(shè)計(jì)原型的自動(dòng)綜合、分割、優(yōu)化、布線和調(diào)試，可自動(dòng)化實(shí)現(xiàn)智能設(shè)計(jì)流程，有效減少用戶人工投入、縮短芯片驗(yàn)證周期，為系統(tǒng)驗(yàn)證和軟件開(kāi)發(fā)提供大容量、高性能、自動(dòng)實(shí)現(xiàn)、可調(diào)試、高可用的新一代智能硅前驗(yàn)證系統(tǒng)。

　　穹鼎 （GalaxSim-1.0） 國(guó)內(nèi)領(lǐng)先的數(shù)字仿真器

　　使用新的軟件構(gòu)架提供多平臺(tái)支持，支持不同的處理器計(jì)算平臺(tái)，如X86、ARM等，并且已在多個(gè)基于ARM平臺(tái)的國(guó)產(chǎn)構(gòu)架上測(cè)試通過(guò)。可結(jié)合芯華章的穹景GalaxPSS智能驗(yàn)證系統(tǒng)的通用調(diào)試器和通用覆蓋率數(shù)據(jù)庫(kù)，穹鼎仿真器能夠高效地配合其他驗(yàn)證工具，提供統(tǒng)一的數(shù)據(jù)接口。支持IEEE1800 SystemVerilog 語(yǔ)法、IEEE1364 Verilog 語(yǔ)法，以及 IEEE1800.2 UVM方法學(xué)，在語(yǔ)義解析、仿真行為、時(shí)序模型上，已達(dá)到主流商業(yè)仿真器水平。

　　穹景 （GalaxPSS）新一代智能驗(yàn)證系統(tǒng)

　　基于Accellera PSS標(biāo)準(zhǔn)和高級(jí)驗(yàn)證方法學(xué)的融合，針對(duì)目前和將來(lái)復(fù)雜驗(yàn)證場(chǎng)景，自動(dòng)生成場(chǎng)景，降低對(duì)工程師手工編寫場(chǎng)景的經(jīng)驗(yàn)依賴，為芯片產(chǎn)生更多高效的測(cè)試場(chǎng)景和測(cè)試激勵(lì)，提高驗(yàn)證的場(chǎng)景覆蓋率和完備性。PSS生成的代碼具備可移植性，可以確保適用在軟件仿真、硬件仿真、FPGA原型驗(yàn)證，甚至系統(tǒng)驗(yàn)證上，提供從單一平臺(tái)驗(yàn)證到多平臺(tái)交互驗(yàn)證。

　　穹瀚 （GalaxFV） 國(guó)內(nèi)EDA領(lǐng)域率先基于字級(jí)建模的可擴(kuò)展形式化驗(yàn)證工具

　　采用高性能字級(jí)建模（Word-Level Modeling）方法構(gòu)建，具備高性能表現(xiàn)、高度可擴(kuò)展性、友好的拓展接口，在模型上已達(dá)到國(guó)際先進(jìn)水平。搭載了高并發(fā)高性能求解器、智能調(diào)度算法引擎以及專用斷言庫(kù)，可在充分利用算力，提高并行效率的同時(shí)，有效提高易用性和使用效率，為形式化驗(yàn)證應(yīng)用于產(chǎn)業(yè)降低了門檻。

　　陳  剛

　　中科院半導(dǎo)體所副研究員

　　利用芯華章仿真工具GalaxSim，我們?cè)趦芍軆?nèi)就將設(shè)計(jì)調(diào)通。和其他商用仿真器對(duì)比結(jié)果顯示，芯華章GalaxSim對(duì)RTL行為仿真行為正確，在性能上很多場(chǎng)景和其他商用工具已經(jīng)基本一致。我們期待和芯華章的進(jìn)一步合作。

　　彭劍英

　　芯來(lái)CEO

　　芯華章的驗(yàn)證工具，仿真器、智能驗(yàn)證PSS、形式化驗(yàn)證和原型驗(yàn)證，讓我們感受到一批專業(yè)人士的不懈努力，也讓我們看到了國(guó)產(chǎn)EDA工具的希望。芯華章PSS工具能夠快速地構(gòu)建復(fù)雜場(chǎng)景，滿足SoC高覆蓋率的需求，特別是在我們的CPU驗(yàn)證，Cache一致性的高復(fù)雜場(chǎng)景下。希望將來(lái)和芯華章有更多深入的技術(shù)交流和合作。

　　周孝斌

　　天數(shù)智芯 形式驗(yàn)證專家

　　芯華章穹瀚GalaxFV采用數(shù)學(xué)方法來(lái)求解驗(yàn)證難題，是對(duì)仿真技術(shù)的有力補(bǔ)充，先進(jìn)的建模方法與調(diào)度算法，在我們的rtllib模塊性能實(shí)測(cè)中，性能表現(xiàn)優(yōu)秀，對(duì)工程應(yīng)用有很高的價(jià)值。

　　芯華章科技董事長(zhǎng)兼CEO王禮賓表示：

　　芯華章全球近300名員工在短短不到兩年的時(shí)間里，從零起步研發(fā)出四款全新架構(gòu)的EDA驗(yàn)證工具，與開(kāi)創(chuàng)性的智V驗(yàn)證平臺(tái)，為更加智能的系統(tǒng)設(shè)計(jì)流程打下堅(jiān)實(shí)的基礎(chǔ)。在自主創(chuàng)新的道路上，芯華章很榮幸能得到政府、產(chǎn)業(yè)、學(xué)界、投資伙伴的鼎力支持。未來(lái)，我們也將繼續(xù)以用戶的需求進(jìn)化為核心，以技術(shù)創(chuàng)新為源動(dòng)力，采用敏捷開(kāi)發(fā)、持續(xù)集成等先進(jìn)軟件開(kāi)發(fā)流程，不斷打磨平臺(tái)及產(chǎn)品，讓芯片設(shè)計(jì)更簡(jiǎn)單、更普惠。

　　關(guān)于芯華章科技

　　芯華章聚集全球EDA行業(yè)精英和尖端科技領(lǐng)域人才，以智能調(diào)試、智能編譯、智能驗(yàn)證座艙為三大基座，提供全面覆蓋數(shù)字芯片驗(yàn)證需求的五大產(chǎn)品線，包括：硬件仿真系統(tǒng)、FPGA原型驗(yàn)證系統(tǒng)、智能驗(yàn)證、形式驗(yàn)證以及邏輯仿真，為合作伙伴提供開(kāi)創(chuàng)性地芯片驗(yàn)證解決方案與專家級(jí)顧問(wèn)服務(wù)。同時(shí)，芯華章致力于面向未來(lái)的EDA 2.0 軟件和智能化電子設(shè)計(jì)平臺(tái)的研究與開(kāi)發(fā)，以技術(shù)革新加速芯片創(chuàng)新效率，讓芯片設(shè)計(jì)更簡(jiǎn)單、更普惠。