從市場(chǎng)角度，隨著汽車、工業(yè)、醫(yī)療、教育等應(yīng)用領(lǐng)域需求的爆發(fā)，數(shù)字經(jīng)濟(jì)的快速發(fā)展為集成電路產(chǎn)業(yè)提供了非常廣闊的市場(chǎng)、非常豐富的應(yīng)用場(chǎng)景。集成電路設(shè)計(jì)工具正是這一龐大產(chǎn)業(yè)的底層關(guān)鍵技術(shù)，政府的高瞻遠(yuǎn)矚與龐大的市場(chǎng)空間，為中國EDA的發(fā)展帶來前所未有的發(fā)展機(jī)遇。
2020年8月4日，國務(wù)院印發(fā)《新時(shí)期促進(jìn)集成電路產(chǎn)業(yè)和軟件產(chǎn)業(yè)高質(zhì)量發(fā)展的若干政策》，在《三、研究開發(fā)政策（十六）》提及，聚焦高端芯片、集成電路裝備和工藝技術(shù)、集成電路關(guān)鍵材料、集成電路設(shè)計(jì)工具、基礎(chǔ)軟件、工業(yè)軟件、應(yīng)用軟件的關(guān)鍵核心技術(shù)研發(fā)，不斷探索構(gòu)建社會(huì)主義市場(chǎng)經(jīng)濟(jì)條件下關(guān)鍵核心技術(shù)攻關(guān)新型舉國體制?？萍疾?、國家發(fā)展改革委、工業(yè)和信息化部等部門做好有關(guān)工作的組織實(shí)施，積極利用國家重點(diǎn)研發(fā)計(jì)劃、國家科技重大專項(xiàng)等給予支持。這是“集成電路設(shè)計(jì)工具（EDA）”首次被寫入國家集成電路產(chǎn)業(yè)政策當(dāng)中。
一、集成電路設(shè)計(jì)工具（EDA）寫入《十四五規(guī)劃》
2021年3月12日發(fā)布的《中華人民共和國國民經(jīng)濟(jì)和社會(huì)發(fā)展第十四個(gè)五年規(guī)劃和二〇三五年遠(yuǎn)景目標(biāo)綱要》中，集成電路位列7大科技前沿領(lǐng)域攻關(guān)的第3位，并明確指出重點(diǎn)攻關(guān)集成電路設(shè)計(jì)工具（EDA）。
2021年11月30日發(fā)布的《“十四五”軟件和信息技術(shù)服務(wù)業(yè)發(fā)展規(guī)劃》提出，重點(diǎn)突破工業(yè)軟件，關(guān)鍵基礎(chǔ)軟件補(bǔ)短板。建立EDA開發(fā)商、芯片設(shè)計(jì)企業(yè)、代工廠商等上下游企業(yè)聯(lián)合技術(shù)攻關(guān)機(jī)制，突破針對(duì)數(shù)字、模擬及數(shù)?；旌想娐吩O(shè)計(jì)、驗(yàn)證、物理實(shí)現(xiàn)、制造測(cè)試全流程的關(guān)鍵技術(shù)，完善先進(jìn)工藝工具包。
2021年，北京、上海、安徽、廣東、江蘇、山東、浙江等省市也明確指出要發(fā)展集成電路設(shè)計(jì)工具（EDA）。更多地方政策請(qǐng)閱讀《2021年國家及地方出臺(tái)的相關(guān)EDA政策》。
二、IPO熱潮
2021年的中國EDA產(chǎn)業(yè)可以用一個(gè)詞來形容，那就是“IPO”。國內(nèi)4家EDA公司同時(shí)發(fā)起IPO，6月21日華大九天創(chuàng)業(yè)板上市受理；6月25日概倫電子科創(chuàng)板上市受理；6月30日廣立微創(chuàng)業(yè)板上市受理；8月24日國微思爾芯科創(chuàng)板上市受理。四家EDA公司IPO擬募資約57億元。
2021年12月28日，概倫電子在科創(chuàng)板首發(fā)上市；
2021年11月19日，華大九天在創(chuàng)業(yè)板提交注冊(cè)；
2021年12月24日，廣立微獲創(chuàng)業(yè)板上市委通過；
國微思爾芯也正在科創(chuàng)板問詢中。
三、資本追捧引發(fā)融資潮
根據(jù)芯思想研究院的數(shù)據(jù)，據(jù)不完全統(tǒng)計(jì)，EDA公司從2010年開始至今，融資次數(shù)超過70次，不計(jì)IPO擬募資金額，融資金額超過100億元。
據(jù)不完全統(tǒng)計(jì)，2021年共有22家EDA公司進(jìn)行了超過30次融資，包括概倫電子上市募資金額，融資金額超過60億元人民幣。
而2017年及之前只進(jìn)行過6次融資，2018年進(jìn)行了6次融資，2019年進(jìn)行了9次融資，2020年進(jìn)行了18次融資。
四、華為加碼EDA公司
自2020年以來，華為旗下的哈勃投資加碼EDA公司，布局了5家EDA公司。
2020年12月入股九同方微電子；九同方可提供完備的IC流程設(shè)計(jì)工具，形成了IC電路原圖設(shè)計(jì)、電路原理仿真（超大規(guī)模IC電路、RF電路）、3D電磁場(chǎng)全波仿真的IC設(shè)計(jì)全流程仿真能力；
2021年2月入股無錫飛譜電子；飛譜電子基于電磁場(chǎng)核心算法的領(lǐng)先技術(shù)，所開發(fā)的專業(yè)軟件工具能夠?yàn)樾酒O(shè)計(jì)與制造、高速電子封裝和系統(tǒng)集成廠商解決信號(hào)及電源完整性、電磁兼容及干擾等設(shè)計(jì)挑戰(zhàn)；
2021年2月入股立芯軟件；立芯軟件專注物理設(shè)計(jì)和邏輯綜合等集成電路電子設(shè)計(jì)自動(dòng)化工具開發(fā)，布局工具Leplace可高效處理千萬級(jí)的單元規(guī)模；
2021年6月入股阿卡思微電子；阿卡思微電子提供數(shù)字前端形式化驗(yàn)證；
2021年8月5日哈勃科技3000萬元入股國微思爾芯的第二大股東青芯意誠（14.36%），持股15.81%，間接成為國微思爾芯的股東；國微思爾芯業(yè)務(wù)聚焦于數(shù)字芯片的前端驗(yàn)證。
五、邁步走向世界
1、三星SAFE-EDA生態(tài)系統(tǒng)
2021年11月17-18日，三星半導(dǎo)體舉辦的先進(jìn)制造生態(tài)系統(tǒng)SAFE（Samsung Advanced Foundry Ecosystem）2021論壇上，三星全面介紹了其在技術(shù)研發(fā)和生態(tài)系統(tǒng)的最新進(jìn)展，并正式宣布華大九天、鴻芯微納、芯和半導(dǎo)體、行芯科技成為其SAFE-EDA生態(tài)系統(tǒng)合作伙伴，加上之前的概倫電子，中國大陸有5家EDA公司成為三星SAFE-EDA生態(tài)系統(tǒng)合作伙伴。
據(jù)華大九天官網(wǎng)介紹，華大九天SPICE電路仿真工具Empyrean ALPS在2021年成功通過三星半導(dǎo)體EDA工具認(rèn)證流程SAFE?-QEDA，實(shí)現(xiàn)對(duì)其14nm和8nm工藝制程的支持。Empyrean ALPS是華大九天自主研發(fā)的高速高精度并行晶體管級(jí)電路仿真工具，支持?jǐn)?shù)千萬元器件的電路仿真和數(shù)?；旌闲盘?hào)仿真，通過創(chuàng)新的智能矩陣求解算法和高效的并行技術(shù)，突破了電路仿真的性能和容量瓶頸，仿真速度相比同類電路仿真工具顯著提升。
據(jù)芯和官網(wǎng)介紹，2021年5月，芯和半導(dǎo)體片上無源電磁場(chǎng)（EM）仿真套件成功通過三星晶圓廠的8納米低功耗（8LPP）工藝技術(shù)認(rèn)證。該套件包含了快速三維電磁場(chǎng)仿真器IRIS和快速自動(dòng)PDK建模工具iModeler。
據(jù)行芯官網(wǎng)介紹，行芯完全自主研發(fā)的全芯片高精度參數(shù)提取解決方案GloryEX獲得三星先進(jìn)工藝認(rèn)證，是國內(nèi)首個(gè)通過認(rèn)證的簽核級(jí)精度EDA工具，其他簽核工具的認(rèn)證工作正在同步順利推進(jìn)。支持先進(jìn)工藝節(jié)點(diǎn)的物理效應(yīng)建模，面向先進(jìn)工藝的超高精度3D求解器，支持16/14/12/10/7nm節(jié)點(diǎn)以及更先進(jìn)節(jié)點(diǎn)FinFET及其他復(fù)雜特殊結(jié)構(gòu)。
據(jù)概倫官網(wǎng)介紹，2021年3月概倫電子的高性能并行SPICE仿真器NanoSpice通過三星代工廠14納米LPP工藝技術(shù)認(rèn)證。NanoSpice幫助三星代工廠的客戶驗(yàn)證其模擬電路和數(shù)?；旌闲盘?hào)電路設(shè)計(jì)的準(zhǔn)確性并加快仿真速度。概倫電子先進(jìn)建模平臺(tái)BSIMProPlus采用NanoSpice作為仿真引擎來確保14納米LPP工藝的SPICE模型的精度和性能。12月宣布NanoSpice通過三星代工廠8nm工藝技術(shù)認(rèn)證。
據(jù)鴻芯微納官網(wǎng)介紹，Aguda是目前國內(nèi)唯一能夠提供完備的數(shù)字集成電路物理設(shè)計(jì)解決方案的國產(chǎn)EDA工具，從Netlist-In 到GDS-Out完整的電子設(shè)計(jì)自動(dòng)化流程，涵蓋從布局、預(yù)布線、布局優(yōu)化、時(shí)鐘樹綜合、時(shí)鐘樹優(yōu)化、詳細(xì)布線、頂層集成的全部技術(shù)?？芍С侄嗉野雽?dǎo)體廠商的主流及先進(jìn)工藝制程。
2、臺(tái)積電EDA聯(lián)盟
臺(tái)積電EDA聯(lián)盟合作伙伴名單中有華大九天和概倫電子。
六、國際競(jìng)賽連續(xù)獲獎(jiǎng)
CAD Contest@ICCAD 2021布局布線算法（Routing with Cell Movement Advanced）競(jìng)賽，華中科技大學(xué)計(jì)算機(jī)學(xué)院呂志鵬教授團(tuán)隊(duì)獲得第一名，復(fù)旦大學(xué)微電子學(xué)院俞軍教授和陳建利教授團(tuán)隊(duì)獲得第三名。這也是中國大陸高校代表隊(duì)連續(xù)五年在CAD Contest@ICCAD獲獎(jiǎng)。福州大學(xué)數(shù)學(xué)與計(jì)算機(jī)科學(xué)學(xué)院代表隊(duì)在2017的、2018和2019獲得三連冠；復(fù)旦大學(xué)代表隊(duì)和西安電子科技大學(xué)代表隊(duì)在2020年B題競(jìng)賽中分獲二、三名。
華中科技大學(xué)計(jì)算機(jī)學(xué)院呂志鵬教授團(tuán)隊(duì)獲得Contest@ISPD 2021第三。這也是中國大陸高校代表隊(duì)連續(xù)三年在Contest@ISPD獲獎(jiǎng)。2019年福州大學(xué)獲得第三名；2020年西安電子科技大學(xué)代表隊(duì)獲得第二名。
數(shù)字電路時(shí)序分析競(jìng)賽“TAU Contest 2021”，東南大學(xué)ASIC中心團(tuán)隊(duì)繼2020年后再次進(jìn)入前三。
七、集成電路EDA設(shè)計(jì)精英挑戰(zhàn)賽成果顯著
從2019年開始，集成電路EDA設(shè)計(jì)精英挑戰(zhàn)賽舉辦三年來，一直鼓勵(lì)參賽學(xué)生在EDA領(lǐng)域開展學(xué)術(shù)研究及探索，在大賽賽題的基礎(chǔ)上持續(xù)深入鉆研。
2021年有5篇賽題成果衍生的論文被?SCI/EI/中文核心學(xué)術(shù)期刊或者國際學(xué)術(shù)會(huì)議錄用。
中國計(jì)算機(jī)學(xué)會(huì)（CCF）認(rèn)定的A類期刊TCAD（IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems）上有兩篇發(fā)表。
一篇是清華大學(xué)計(jì)算機(jī)系學(xué)生李凌劼發(fā)表的論文《Efficient and accuracy-ensured waveform compression for transient circuit simulation》，指導(dǎo)老師是喻文健。李凌劼、謝雨洋、劉志強(qiáng)組成的“NumCo”隊(duì)獲得了2019年大賽最高獎(jiǎng)“EDA菁英杯獎(jiǎng)（特等獎(jiǎng)）”，團(tuán)隊(duì)求解的賽題是華大九天公司給出的電路仿真波形壓縮問題，該隊(duì)提出并開發(fā)出滿足準(zhǔn)確度要求，且在壓縮比、壓縮/解壓縮時(shí)間、運(yùn)行內(nèi)存等技術(shù)指標(biāo)上性能優(yōu)異的算法程序。
一篇是西南交通大學(xué)信息科學(xué)與技術(shù)學(xué)院學(xué)生陳錦煒發(fā)表的論文《NBLG: A Robust Legalizer for Mixed-Cell-Height Modern Design》，指導(dǎo)老師是邸志雄。陳錦煒、劉佳欣、張鳳嬌組成的團(tuán)隊(duì)在2020年大賽中榮獲“安路FPGA EDA工具算法”賽道第1名，團(tuán)隊(duì)提出了一種新的FPGA布局合法化算法，在10個(gè)Benchmark中9個(gè)指標(biāo)排名第一，1個(gè)指標(biāo)排名第二。
西安電子科技大學(xué)微電子學(xué)院學(xué)生李本正在Integration-the VLSI Journal期刊發(fā)表了論文《High Quality Hypergraph Partitioning for Logic Emulation》，指導(dǎo)老師是游海龍。李本正、湯正光、何析逸組成的團(tuán)隊(duì)獲得2020年思爾芯賽道一等獎(jiǎng)，并獲得大賽最高獎(jiǎng)“麒麟杯”。
南京郵電大學(xué)電子與光學(xué)工程學(xué)院、微電子學(xué)院學(xué)生楊涵在“ITC-Asia 2021”會(huì)議發(fā)表了論文《An optimized DFT technology based on machine learning》，指導(dǎo)老師是蔡志匡。楊涵所在團(tuán)隊(duì)獲得2020年海思賽題“基于分布式計(jì)算框架的自動(dòng)測(cè)試向量生成算法”二等獎(jiǎng)。
中國石油大學(xué)信息科學(xué)與工程學(xué)院學(xué)生段懿洳發(fā)表在“Great Lakes Symposium on VLSI（GLSVLSI 21）”會(huì)議發(fā)表了論文《PALBBD：A Parallel ArcLength Method Using Bordered Block Diagonal Form for DC Analysis》，指導(dǎo)老師是金洲、劉偉峰。段懿洳、伊恩鑫、周浩楠組成的團(tuán)隊(duì)獲得2020年概倫電子賽題“快速電路仿真器（FastSPICE）中的高性能矩陣向量運(yùn)算實(shí)現(xiàn)”二等獎(jiǎng)。
八、集成電路成一級(jí)學(xué)科，EDA教學(xué)受重視
國務(wù)院學(xué)位委員會(huì)、教育部通知文件指出，根據(jù)黨和國家事業(yè)發(fā)展需要，按照《學(xué)位授予和人才培養(yǎng)學(xué)科目錄設(shè)置與管理辦法》規(guī)定，經(jīng)專家論證，國務(wù)院學(xué)位委員會(huì)批準(zhǔn)，決定設(shè)置“交叉學(xué)科”門類（門類代碼為“14”）、“集成電路科學(xué)與工程”一級(jí)學(xué)科（學(xué)科代碼為“1401”）和“國家安全學(xué)”一級(jí)學(xué)科（學(xué)科代碼為“1402”）。文件落款時(shí)間為2020年12月30日。
此前集成電路專業(yè)屬于電子科學(xué)與技術(shù)下屬二級(jí)學(xué)科，改設(shè)為一級(jí)學(xué)科意味著將在學(xué)科建設(shè)、人才培養(yǎng)方案上具備更多自主性。
而歸類于“交叉學(xué)科”之下，足見集成電路專業(yè)是一門多項(xiàng)學(xué)科交叉的復(fù)合科目。未來集成電路專業(yè)有望引入更多技術(shù)方向，有望包容更多化學(xué)、物理、數(shù)學(xué)方面的理論研究，拓寬集成電路專業(yè)的發(fā)展空間。
據(jù)悉，一級(jí)學(xué)科“集成電路科學(xué)與工程”將下設(shè)三個(gè)二級(jí)學(xué)科，分別是：集成納電子科學(xué)、集成電路設(shè)計(jì)與設(shè)計(jì)自動(dòng)化、集成電路制造工程。此舉意味著，EDA將成為二級(jí)學(xué)科。
有高校老師表示，相比國外高校，國內(nèi)高校EDA課程體系很不完善。而課程體系完善不是一朝一夕的事，也不是高校自身就能解決的。
對(duì)于高校如何支持EDA產(chǎn)業(yè)的發(fā)展，有高校老師認(rèn)為應(yīng)該優(yōu)化學(xué)科建設(shè)，從而培育優(yōu)秀的人才輸入產(chǎn)業(yè)。要在本科、研究生集成電路專業(yè)設(shè)置上進(jìn)行升級(jí)。同時(shí)把研究重點(diǎn)放在數(shù)字集成電路設(shè)計(jì)流程和先進(jìn)制造工藝的EDA技術(shù)、中國自主的EDA行業(yè)標(biāo)準(zhǔn)以及前沿方向的探索。高校應(yīng)面向產(chǎn)業(yè)急需的人才進(jìn)行分層次培養(yǎng)，例如把本科生培養(yǎng)成具有寬廣視野、把握前沿技術(shù)實(shí)踐能力的交叉型復(fù)合型拔尖人才。與此同時(shí)高校要注重產(chǎn)教融合與學(xué)科交叉的人才培養(yǎng)。
對(duì)于高水平EDA培養(yǎng)體系，有高校老師認(rèn)為要分為三個(gè)階段。第一個(gè)階段是理論與技能，通過學(xué)習(xí)EDA的理論基礎(chǔ)，加上相關(guān)技能訓(xùn)練課程與聯(lián)合學(xué)術(shù)研討會(huì)，鞏固EDA相關(guān)理論基礎(chǔ)；第二個(gè)階段是綜合訓(xùn)練，校方與企業(yè)合作，開發(fā)實(shí)用化的EDA軟件，了解目前EDA領(lǐng)域內(nèi)工業(yè)界的真實(shí)需求，掌握工業(yè)界開發(fā)技能；第三個(gè)階段是工程實(shí)訓(xùn)，通過去企業(yè)實(shí)習(xí)實(shí)踐，參與EDA項(xiàng)目研發(fā)，用多方共贏的模式來培養(yǎng)我們的人員。
九、換標(biāo)識(shí)
2021年8月8日，北京華大九天科技股份有限公司及下轄成員企業(yè)啟用全新品牌標(biāo)識(shí)，新標(biāo)識(shí)更為生動(dòng)、簡(jiǎn)潔、大氣，具有更強(qiáng)的顯著度和識(shí)別度，這是華大九天自2009年成立以來的首次品牌換新，代表著華大九天人，在一個(gè)共同的愿景、信念和文化的指引下，勇于拼搏，不斷創(chuàng)新，持之以恒，以更加優(yōu)異的產(chǎn)品服務(wù)行業(yè)，成為與客戶并肩向前的堅(jiān)實(shí)伙伴。
十、并購
2021年6月，概倫電子成功收購韓國EDA公司Entasys 100%股權(quán)。相關(guān)收購的完成充分發(fā)揮了產(chǎn)業(yè)協(xié)同效應(yīng)，進(jìn)一步完善了概倫電子產(chǎn)品和服務(wù)范圍，提高了公司的市場(chǎng)占有率。
十一、多家EDA新品發(fā)布
2021年，多家EDA公司發(fā)布新產(chǎn)品。
芯華章（XEPIC）
芯華章發(fā)布四款擁有自主知識(shí)產(chǎn)權(quán)的數(shù)字驗(yàn)證EDA產(chǎn)品，以及統(tǒng)一底層框架的智V驗(yàn)證平臺(tái)，在實(shí)現(xiàn)多工具協(xié)同、降低EDA使用門檻的同時(shí)，提高芯片整體驗(yàn)證效率。
智V驗(yàn)證平臺(tái)（FusionVerify Platform），由邏輯仿真、形式驗(yàn)證、智能驗(yàn)證、FPGA原型驗(yàn)證系統(tǒng)和硬件仿真系統(tǒng)在內(nèi)的五大產(chǎn)品系列，和智能編譯、智能調(diào)試以及智能驗(yàn)證座艙等三大基座組成。具備統(tǒng)一的調(diào)試系統(tǒng)、編譯系統(tǒng)、智能分割技術(shù)、豐富的場(chǎng)景激勵(lì)源、統(tǒng)一的云原生軟件架構(gòu)，能融合不同的工具技術(shù)，對(duì)各類設(shè)計(jì)與不同的場(chǎng)景需求，提供定制化的全面驗(yàn)證解決方案，解決當(dāng)前產(chǎn)業(yè)面臨的點(diǎn)工具各自為政的兼容性挑戰(zhàn)，以及數(shù)據(jù)碎片化導(dǎo)致的驗(yàn)證效率挑戰(zhàn)。智V驗(yàn)證平臺(tái)能有效提高驗(yàn)證效率與方案的易用性，并帶來點(diǎn)工具無法提供的驗(yàn)證效益。
樺捷（HuaPro-P1） 高性能FPGA原型驗(yàn)證系統(tǒng)，基于FPGA硬件和擁有自主知識(shí)產(chǎn)權(quán)的全流程軟件，可幫助SoC/ASIC芯片客戶實(shí)現(xiàn)設(shè)計(jì)原型的自動(dòng)綜合、分割、優(yōu)化、布線和調(diào)試，可自動(dòng)化實(shí)現(xiàn)智能設(shè)計(jì)流程，有效減少用戶人工投入、縮短芯片驗(yàn)證周期，為系統(tǒng)驗(yàn)證和軟件開發(fā)提供大容量、高性能、自動(dòng)實(shí)現(xiàn)、可調(diào)試、高可用的新一代智能硅前驗(yàn)證系統(tǒng)。
穹鼎（GalaxSim-1.0）國內(nèi)領(lǐng)先的數(shù)字仿真器，使用新的軟件構(gòu)架提供多平臺(tái)支持，支持不同的處理器計(jì)算平臺(tái)，如X86、ARM等，并且已在多個(gè)基于ARM平臺(tái)的國產(chǎn)構(gòu)架上測(cè)試通過?？山Y(jié)合芯華章的穹景GalaxPSS智能驗(yàn)證系統(tǒng)的通用調(diào)試器和通用覆蓋率數(shù)據(jù)庫，穹鼎仿真器能夠高效地配合其他驗(yàn)證工具，提供統(tǒng)一的數(shù)據(jù)接口。支持IEEE1800 SystemVerilog 語法、IEEE1364 Verilog 語法，以及 IEEE1800.2 UVM方法學(xué)，在語義解析、仿真行為、時(shí)序模型上，已達(dá)到主流商業(yè)仿真器水平。
穹景（GalaxPSS）新一代智能驗(yàn)證系統(tǒng)，基于Accellera PSS標(biāo)準(zhǔn)和高級(jí)驗(yàn)證方法學(xué)的融合，針對(duì)目前和將來復(fù)雜驗(yàn)證場(chǎng)景，自動(dòng)生成場(chǎng)景，降低對(duì)工程師手工編寫場(chǎng)景的經(jīng)驗(yàn)依賴，為芯片產(chǎn)生更多高效的測(cè)試場(chǎng)景和測(cè)試激勵(lì)，提高驗(yàn)證的場(chǎng)景覆蓋率和完備性。PSS生成的代碼具備可移植性，可以確保適用在軟件仿真、硬件仿真、FPGA原型驗(yàn)證，甚至系統(tǒng)驗(yàn)證上，提供從單一平臺(tái)驗(yàn)證到多平臺(tái)交互驗(yàn)證。
穹瀚（GalaxFV）國內(nèi)EDA領(lǐng)域率先基于字級(jí)建模的可擴(kuò)展形式化驗(yàn)證工具，采用高性能字級(jí)建模（Word-Level Modeling）方法構(gòu)建，具備高性能表現(xiàn)、高度可擴(kuò)展性、友好的拓展接口，在模型上已達(dá)到國際先進(jìn)水平。搭載了高并發(fā)高性能求解器、智能調(diào)度算法引擎以及專用斷言庫，可在充分利用算力，提高并行效率的同時(shí)，有效提高易用性和使用效率，為形式化驗(yàn)證應(yīng)用于產(chǎn)業(yè)降低了門檻。
國微思爾芯（S2C）
發(fā)布架構(gòu)設(shè)計(jì)解決方案“Genesis 芯神匠”，提供一站式軟硬件協(xié)同建模平臺(tái)，幫助設(shè)計(jì)師徹底解決無法建模的難題?？焖僭O(shè)計(jì)出高效能、低功耗的產(chǎn)品架構(gòu)，加快產(chǎn)品上市時(shí)間，提升產(chǎn)品競(jìng)爭(zhēng)力。
推出在原型驗(yàn)證領(lǐng)域的前沿技術(shù)創(chuàng)新產(chǎn)品：芯神瞳邏輯矩陣LX2。作為業(yè)內(nèi)領(lǐng)先的企業(yè)級(jí)高密原型驗(yàn)證解決方案，在“容量”和“性能”兩個(gè)維度表現(xiàn)卓越，滿足最前沿的 5G、AI、ML、GPU 等應(yīng)用的驗(yàn)證需求，加速系統(tǒng)驗(yàn)證和軟件開發(fā)，縮短產(chǎn)品上市時(shí)間。
廣立微（Semitronix）
廣立微發(fā)布DataExp-General，支持多種文件類型的導(dǎo)入：.csv / .xls / .xlsx / .ad3 / .ad5 / .stdf / .std；可滿足工程師快速靈活分析的需求，并根據(jù)半導(dǎo)體數(shù)據(jù)特性，增加特有的分析模塊，對(duì)多維數(shù)據(jù)進(jìn)行可視化呈現(xiàn)，從海量數(shù)據(jù)快速挖掘價(jià)值。
合見工軟（UNIVISTA）
商用級(jí)仿真器產(chǎn)品UniVista Simulator：采用了先進(jìn)的編譯和性能提升技術(shù)來優(yōu)化編譯時(shí)間和運(yùn)行速度，為各種類型的客戶設(shè)計(jì)提供了高效可靠的數(shù)字驗(yàn)證仿真。
FPGA原型驗(yàn)證系統(tǒng)（UniVista Advanced Prototyping System）：具備高性能、大容量、多樣化IO支持，內(nèi)置8938K x 4邏輯資源、6500+ IO資源，典型SoC設(shè)計(jì)運(yùn)行性能可達(dá)20-50Mhz，并且擁有144路高速GTY收發(fā)器，最高可達(dá)25Gbps，可擴(kuò)展多路DDR存儲(chǔ)器速度可達(dá)2133Mbps、支持多套系統(tǒng)級(jí)聯(lián)，最多支持20套級(jí)聯(lián)、配套runtime實(shí)時(shí)控制。
一體化協(xié)同設(shè)計(jì)（UniVista Integrator）：采用了首創(chuàng)的系統(tǒng)級(jí)網(wǎng)絡(luò)連接檢查算法，提供高效的圖形渲染顯示，具備優(yōu)秀的開放性、易用性、靈活性、擴(kuò)展性、集成性。并支持設(shè)計(jì)數(shù)據(jù)輕松導(dǎo)入，可生成高效、準(zhǔn)確的檢查報(bào)告。
一站式電子設(shè)計(jì)數(shù)據(jù)管理平臺(tái)（UniVistaEDMPro）：包含RMS（資源庫管理系統(tǒng)）、EDMS（電子設(shè)計(jì)過程管理與質(zhì)量評(píng)審系統(tǒng)）、ERC（電子設(shè)計(jì)檢查工具）和PDMCon（PDM/PLM系統(tǒng)集成方案）等應(yīng)用。
芯和半導(dǎo)體（XPEEDIC）
“3DIC先進(jìn)封裝設(shè)計(jì)分析全流程”EDA平臺(tái)，將芯和2.5D/3DIC先進(jìn)封裝分析方案Metis與新思 3DIC Compiler現(xiàn)有的設(shè)計(jì)流程無縫結(jié)合，突破了傳統(tǒng)封裝技術(shù)的極限，能同時(shí)支持芯片間幾十萬根數(shù)據(jù)通道的互聯(lián)。是業(yè)界首個(gè)用于3DIC多芯片系統(tǒng)設(shè)計(jì)分析的統(tǒng)一平臺(tái)，為客戶構(gòu)建了一個(gè)完全集成、性能卓著且易于使用的環(huán)境，提供了從開發(fā)、設(shè)計(jì)、驗(yàn)證、信號(hào)完整性仿真、電源完整性仿真到最終簽核的3DIC全流程解決方案。
高精度任意三維結(jié)構(gòu)電磁仿真引擎FEM3D：精確到太赫茲頻率，支持多種端口類型。采用該仿真引擎的產(chǎn)品ViaExpert能夠?qū)崿F(xiàn)快速精準(zhǔn)的高速過孔建模與優(yōu)化，CableExpert能夠?qū)崿F(xiàn)快速精準(zhǔn)的線纜建模與優(yōu)化，Hermes3D支持各種主流封裝類型，支持封裝和PCB的協(xié)同仿真，用于分析各種封裝和PCB之間的電磁耦合效應(yīng)。
電源完整性產(chǎn)品Hermes PSI：采用最新的高精度DC仿真引擎，具備完整的PI DC分析流程。除此之外，芯和還發(fā)布了2021版本的高速通道仿真分析平臺(tái)ChannelExpert、Analog/RF/MW系統(tǒng)設(shè)計(jì)平臺(tái)XDS等工具套件，以及構(gòu)建器件庫在線管理生態(tài)的LibManager。
概倫電子（PRIMARIUS）
發(fā)布快速精準(zhǔn)的標(biāo)準(zhǔn)單元庫特征化工具NanoCell，通過內(nèi)置NanoSpice仿真器，采用先進(jìn)的分布式并行架構(gòu)技術(shù)和單元電路分析提取算法，精確且高效的對(duì)單元電路進(jìn)行時(shí)序、功耗及噪聲等特征的仿真與提取，提供友好易使用的接口，幫助用戶縮短產(chǎn)品開發(fā)周期。
發(fā)布先進(jìn)參數(shù)化單元庫開發(fā)平臺(tái)PCellLab，內(nèi)建了功能豐富全面的開發(fā)模板和友好的圖形化交互界面，可根據(jù)用戶輸入的工藝和設(shè)計(jì)參數(shù)自動(dòng)化生成PCell代碼，并支持用戶根據(jù)其自身工藝特點(diǎn)自定義開發(fā)模板，幫助PDK開發(fā)者快速、高效、高質(zhì)量的完成開發(fā)工作。
發(fā)布層次化SoC設(shè)計(jì)規(guī)劃方案NavisPro，是一個(gè)SoC設(shè)計(jì)的早期針對(duì)功耗、時(shí)序優(yōu)化的RTL設(shè)計(jì)規(guī)劃解決方案，可預(yù)測(cè)和預(yù)防設(shè)計(jì)中出現(xiàn)物理實(shí)現(xiàn)問題，跨設(shè)計(jì)層級(jí)的接口網(wǎng)絡(luò)時(shí)序估計(jì)使設(shè)計(jì)者最大程度的減少設(shè)計(jì)迭代以縮短SoC設(shè)計(jì)的上市時(shí)間。
并對(duì)智能先進(jìn)器件模型自動(dòng)提取平臺(tái)SDEP、雙引擎FastSPICE電路仿真器NanoSpice Pro、半導(dǎo)體參數(shù)測(cè)試系統(tǒng)FS-Pro進(jìn)行了升級(jí)。
比昂芯（BTD）
全功能射頻電路仿真器“BTDSim”，產(chǎn)品具備完備的SPICE電路仿真功能。BTDSim同時(shí)具備多種專門為RF仿真開發(fā)的算法和功能，適用于包括信號(hào)放大器、混頻器、增頻器、振蕩器、VCO、AGC、PLL、Mux、Demux、計(jì)時(shí)器、CDR設(shè)計(jì)等核心通信/RF電路的仿真及設(shè)計(jì)。支持主流主動(dòng)（active）器件模型和S參數(shù)模型的全功能RF電路仿真器，同時(shí)支持多CPU和GPU加速。滿足客戶在高端大規(guī)模射頻芯片/IP設(shè)計(jì)中，對(duì)高精度電路仿真的高要求。目前該產(chǎn)品已經(jīng)通過關(guān)鍵用戶測(cè)試。
