最近，基于 AI ASIC 處理器的新型集群超級(jí)計(jì)算機(jī)的引入，將電源傳輸網(wǎng)絡(luò)的邊界提高到了幾年前從未想象過的水平。隨著電流水平接近 100kA/ASIC 集群的應(yīng)用，需要在電力系統(tǒng)架構(gòu)、拓?fù)?、控制系統(tǒng)和封裝方面進(jìn)行創(chuàng)新，以供應(yīng)如此高的電流需求。由于功率水平不斷提高，采用 48V 電源總線進(jìn)行功率傳輸至關(guān)重要。此外，日益緊湊的處理器集群應(yīng)用限制了電源方案在處理器旁橫向擺放的可行性，因此需要一種新的電源方案來解決問題。

Vicor 48V 直接至負(fù)載（<1V）分比式架構(gòu)（FPA?) 與常見的 48V 中間總線架構(gòu)（IBA）不同，IBA 還是傳統(tǒng)的由一個(gè)中間母線轉(zhuǎn)換器和多相 PoL 穩(wěn)壓器組成，而 FPA 則通過創(chuàng)新解決方案獨(dú)特地解決了集群處理器系統(tǒng)面臨的每一個(gè)電源傳輸難題，它還支持電源方案在處理器對應(yīng)面垂直擺放的方式，這種垂直電源傳輸方式（VPD）對于向此類集群系統(tǒng)提供高電流至關(guān)重要。

集群式電源傳輸的挑戰(zhàn)

集群式 ASIC 系統(tǒng)采用緊密封裝，以達(dá)到所需的高速帶寬，從而實(shí)現(xiàn) AI 訓(xùn)練工作負(fù)載（如自動(dòng)駕駛）所需的萬億次處理性能。集群中的每個(gè)處理器本身可能需要 600 到 1000 安培的電流，所以即使是單個(gè)處理器加速卡上邊，如果電源方案的擺放位置不接近處理器的電源引腳，也會(huì)帶來嚴(yán)重的 PCB 或基板阻抗損失，從而帶來電源傳輸功率損耗的挑戰(zhàn)。

此外，GPU 和專門的 AI 處理器已經(jīng)采用 7nm、5nm 工藝制程，很快將使用 3nm 硅工藝節(jié)點(diǎn)，從而實(shí)現(xiàn)人工智能（AI）的快速發(fā)展。這些工藝節(jié)點(diǎn)的標(biāo)稱核心工作電壓目前在 0.75 至 0.85V 之間。為了達(dá)到 AI 要求的工作性能，需要把 GPU 和處理器先安放在加速卡上，然后將加速卡群集到基于服務(wù)器機(jī)架的系統(tǒng)中，數(shù)據(jù)中心和高性能計(jì)算機(jī)的每個(gè)機(jī)架上有 4 或 8 個(gè)加速卡。然而，最近來自 Cerebras 和特斯拉（Tesla）的介紹顯示了另一種將人工智能 ASIC 本身進(jìn)行集群的方法，這種方法可以生成極大算力、極高功率密度的超級(jí)計(jì)算機(jī)，但同時(shí)也帶來了對電源傳輸方面的嚴(yán)峻考驗(yàn)和對熱管理/冷卻方面的挑戰(zhàn)。

對于電源傳輸來說，ASIC/GPU 集群已經(jīng)沒有單處理器或雙處理器 AI 卡那樣的橫向電源傳輸空間，其所使用的高速 I/O 信號(hào)對大電流開關(guān)噪聲（即硬開關(guān)多相降壓（buck）穩(wěn)壓器工作時(shí)產(chǎn)生的噪聲）極為敏感。所以將硬開關(guān)多相電源方案移動(dòng)到更靠近處理器的位置會(huì)帶來更多的電流開關(guān)噪聲，這種情況下，電源方案設(shè)計(jì)既要滿足噪聲敏感 I/O 信號(hào)的要求，又要盡量降低 PDN 值就是一個(gè)巨大的挑戰(zhàn)。在 40–60A/ 相的典型設(shè)計(jì)值下，給每個(gè)AI ASIC 或 GPU 提供高峰值電流（很多情況下每個(gè) AISC 電流需求大于1500A）所需的多相電源方案數(shù)量很容易超過 30 相，在這種應(yīng)用場景下，傳統(tǒng)的橫向電源（多相 buck 方案）幾乎是難以實(shí)現(xiàn)的。

分比式電源解鎖電流傳輸新方式

分比式架構(gòu)（FPA）的基本原理是將電源轉(zhuǎn)換器分為兩個(gè)主要功能，分別對每個(gè)功能進(jìn)行優(yōu)化，然后將這些功能作為一個(gè)系統(tǒng)來實(shí)現(xiàn)。這兩個(gè)功能分別是穩(wěn)壓和電流倍增。

穩(wěn)壓

穩(wěn)壓器的效率與所做的工作成反比——工作越多，效率越低。穩(wěn)壓器的輸入電壓和輸出電壓越接近，執(zhí)行的工作就越少，效率就越高。憑借分比式架構(gòu)在系統(tǒng)中的位置優(yōu)化，可以使穩(wěn)壓器的輸入至輸出電壓差最小化。PRM? 穩(wěn)壓器采用零電壓開關(guān)（ZVS）升降壓（buck-boost）拓?fù)浣Y(jié)構(gòu)，在輸入和輸出電壓差較小的情況下具有高效率。ZVS 大大降低了開關(guān)損耗，實(shí)現(xiàn)了高頻操作，大大減小了轉(zhuǎn)換器的尺寸。PRM 通常將 40 至 60V 的輸入電壓調(diào)節(jié)為 30 至 50V 的輸出電壓。

軟開關(guān)與電流倍增

PRM 之后是第二級(jí)，執(zhí)行電壓降壓和電流提升功能。這是使用正弦振幅（SAC?）拓?fù)浣Y(jié)構(gòu)的 VTM? 電流倍增器模塊來實(shí)現(xiàn)的。VTM 的特性可以看作是一個(gè)理想的變壓器，其輸入和輸出電壓通過一個(gè)固定比率關(guān)聯(lián)，且在超過1MHz 工作頻率時(shí)還能保持很低的阻抗（數(shù)百 μ?) 。

由于 VTM 中沒有儲(chǔ)能裝置，所以只要保持足夠的冷卻，它就可以提供足夠大的能量。這使得 VTM 的功率容量與處理器的熱容量相匹配。

SAC 拓?fù)涫褂昧汶妷汉土汶娏鏖_關(guān)控制系統(tǒng)，這進(jìn)一步降低開關(guān)噪聲和功率損耗。

圖 1：PRM? 和 VTM? 是 FPA 的組成部分。PRM 根據(jù)系統(tǒng)輸入電壓范圍和功率要求選擇；VTM 根據(jù)輸出電壓范圍和電流要求選擇。PRM 可安裝在系統(tǒng)中任何方便擺放的位置；VTM 應(yīng)安裝在盡可能靠近處理器核心的位置。

PRM 和 VTM 一起構(gòu)成 FPA 的功能模塊：一個(gè)專門用于穩(wěn)壓，另一個(gè)專門用于電壓轉(zhuǎn)換和電流倍增。

SM-ChiP 封裝降低噪聲改善散熱性能

雖然用于實(shí)現(xiàn)高性能穩(wěn)壓器的拓?fù)浣Y(jié)構(gòu)和架構(gòu)很重要，但封裝技術(shù)同樣重要。Vicor SM-ChiP?  封裝將所有無源器件、磁性器件、MOSFET 和控制器集成到一個(gè)模塊中。此外，該封裝設(shè)計(jì)能夠在有效地供應(yīng)大電流的同時(shí)，以最低的熱阻抗便于模塊冷卻。許多 SM-ChiP 器件外表面的大部分地方都有接地金屬屏蔽。這不僅有助于冷卻，還可以屏蔽高頻寄生電流噪聲，防止其在器件外部傳播。

垂直電源傳輸方式可將 PDN 損耗降低 95%

對于大型的，集群處理器陣列采用傳統(tǒng)的橫向電源傳輸方式幾乎是不可能的。集群處理器電源的最好解決方案是垂直電源傳輸方案（VPD）。在 VPD 中，電流倍增器直接位于主板另一側(cè)的處理器下方，通過縮短電流通過主板的距離，顯著降低了 PDN 損耗。VPD 需要兩個(gè)關(guān)鍵特性來實(shí)現(xiàn)此功能。

圖 2：垂直電源傳輸方案 GTM? 搭配電流倍增器置于處理器下方，最大限度地提高電源傳輸性能。垂直電源傳輸（VPD）解決方案還為包括更高 I/O 路由、板載內(nèi)存或更緊密的處理器集群在內(nèi)的方案設(shè)計(jì)大大減少了外圍器件應(yīng)用數(shù)量。

首先，垂直電源方案（VPD）應(yīng)該在處理器的正下方區(qū)域，那里包含了很多高頻電容器，它們是將特高頻電流（>10MHz）與系統(tǒng)其余部分解耦所必需的。其次，為了獲得最大效率， VPD 解決方案的電流輸出位置和樣式必須跟處理器上的電流輸入位置和樣式鏡像一致，這樣才能夠?qū)崿F(xiàn)真正的大電流“垂直”供電。

為了實(shí)現(xiàn)這些功能，Vicor  VPD 解決方案是一個(gè)由三層組成的集成模塊：下層是一個(gè) Gearbox，中間層是 VTM? 電流倍增器陣列，上層是 PRM? 穩(wěn)壓器，這樣的三層組成了一個(gè)完整的 VPD 解決方案，我們稱之為 DCM?。Gearbox 執(zhí)行兩個(gè)功能：一是包含高頻去耦電容，二是把來自 VTM 的電流重新分配形成與上面的處理器鏡像一致的模式。VTM 陣列的大小取決于處理器輸入電流要求，PRM 的大小取決于總的功率需求。如果 GPU 或 ASIC 需要多個(gè)電源軌，則 VTM 層和 PRM 層可以分別使用獨(dú)立的 PRM 和 VTM 來實(shí)現(xiàn)，其大小可以滿足每個(gè)特定軌的電流和電壓要求。

圖 3：Vicor DCM? 是針對 ASIC 集群的在一個(gè)先進(jìn)封裝中實(shí)現(xiàn)的完整 48V 至負(fù)載 VPD 解決方案。PRM?、VTM? 和模塊的 gearbox 層提供穩(wěn)壓、電流倍增、去耦電容和引腳到引腳的封裝匹配。

Vicor FPA? 架構(gòu)、ZVS 和 ZCS 控制系統(tǒng)、高頻 SAC? 電流倍增器拓?fù)渑c SM-ChiP? 封裝技術(shù)提供了完善 VPD 的所有要素。它解決了低噪聲、集群式電源傳輸?shù)碾y題，同時(shí)以高效率和熱適應(yīng)能力強(qiáng)的電源模塊封裝簡化了冷卻和熱管理機(jī)械設(shè)計(jì)。VPD 解決方案允許處理器通過集群進(jìn)行高速海量數(shù)據(jù)分析，從而完善訓(xùn)練模型，并將機(jī)器學(xué)習(xí)提升到顯著更高的水平，從而成為高性能 AI  系統(tǒng)的真正推動(dòng)者。

獲得高性能計(jì)算能力的更好方法

AI 和機(jī)器學(xué)習(xí)正處于成長的初級(jí)階段，這列火車只會(huì)隨著歲月的流逝而加速。這種加速需要更快地處理更復(fù)雜數(shù)據(jù)的解決方案?；?nbsp;AI ASIC 處理器的新一代超級(jí)計(jì)算機(jī)將比傳統(tǒng)超級(jí)計(jì)算機(jī)需要更大的功率。一種新的、創(chuàng)新的電源傳輸方案是 AI 實(shí)現(xiàn)承諾的唯一途徑。它需要電源系統(tǒng)架構(gòu)、拓?fù)洹⒖刂葡到y(tǒng)和封裝協(xié)同工作，以滿足不斷增加的高電流需求，利用電流倍增器的垂直供電方案是首選的解決方案。它是一種經(jīng)過驗(yàn)證的成熟方案，可以滿足當(dāng)今對高性能計(jì)算的需求，并且可以輕松擴(kuò)展以跟上未來的需求。它結(jié)構(gòu)緊湊、效率高，可以將 PDN 功率損失降低 50% 以上。

作者簡介：

Paul Yeaman 與行業(yè)中的技術(shù)領(lǐng)導(dǎo)者廣泛合作，開發(fā)和實(shí)施了系統(tǒng)中領(lǐng)先的電源解決方案，這些解決方案滿足行業(yè)中最嚴(yán)苛的電源需求。由于經(jīng)常接觸新技術(shù)帶來的電源挑戰(zhàn)，Paul 了解電源行業(yè)的廣泛趨勢，并致力于確保創(chuàng)新者能夠整合電源解決方案以滿足這些需求。Paul 在電力電子行業(yè)的設(shè)計(jì)和應(yīng)用工程領(lǐng)域有 20 多年的經(jīng)驗(yàn)。

Pual Yeaman 

Vicor應(yīng)用工程高級(jí)總監(jiān)