10-16位旋變數(shù)字轉換器中Sigma-Delta調制器設計
2022年電子技術應用第3期
谷 軍1，2，張國華1，2，朱曉宇2
1.江南大學 物聯(lián)網(wǎng)工程學院，江蘇 無錫214000；2.中國電子科技集團第五十八研究所，江蘇 無錫214000
摘要： 設計了一種應用于10-16位旋變數(shù)字轉換器的Sigma-Delta調制器，調制器為二階結構，在此基礎上增加了斬波調制器電路祛除閃爍噪聲，通過積分器的電荷比例改善運放的動態(tài)范圍，并利用Cadence仿真軟件中的Spectre工具對調制器進行VerilogA建模，并對其性能進行仿真，此外，利用仿真軟件MATLAB軟件對調制器進行FFT頻譜分析，并比較兩者之間的仿真結果，根據(jù)仿真結果顯示，該調制器的設計滿足10-16位轉換器的使用要求。
中圖分類號： TN432
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.211958
中文引用格式： 谷軍，張國華，朱曉宇. 10-16位旋變數(shù)字轉換器中Sigma-Delta調制器設計[J].電子技術應用，2022，48(3)：45-48.
英文引用格式： Gu Jun，Zhang Guohua，Zhu Xiaoyu. Design of sigma-delta modulator 10-16 bits for resolver digital converter[J]. Application of Electronic Technique，2022，48(3)：45-48.
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.211958
中文引用格式： 谷軍，張國華，朱曉宇. 10-16位旋變數(shù)字轉換器中Sigma-Delta調制器設計[J].電子技術應用，2022，48(3)：45-48.
英文引用格式： Gu Jun，Zhang Guohua，Zhu Xiaoyu. Design of sigma-delta modulator 10-16 bits for resolver digital converter[J]. Application of Electronic Technique，2022，48(3)：45-48.
Design of sigma-delta modulator 10-16 bits for resolver digital converter
Gu Jun1，2，Zhang Guohua1，2，Zhu Xiaoyu2
1.College of Computer Internet of Things Engineering，Jiangnan University，Wuxi 214000，China； 2.The 58th Research Institute of China Electronics Technology，Wuxi 214000，China
Abstract： In this paper, a sigma-delta modulator for 10-16 bit resolver digital converter is designed. The modulator is a second-order structure. On this basis, a chopper modulator circuit is added to eliminate the flicker noise. The dynamic range of the operational amplifier is improved by the charge ratio of the integrator. The VerilogA model of modulator is established by using Spectre tool in Cadence simulation software, and its performance is simulated. In addition, the simulation software MATLAB is used to analyze the FFT spectrum of the modulator, and the simulation results between them are compared. According to the simulation results, the design of the modulator meets the requirements of 10-16 bit converter.
Key words : sigma-delta modulator；spectrum analysis；chopper stabilization
0 引言
隨著VLSI技術的高速發(fā)展，集成電路的速度已然不再是設計中的短板，以速度換取精度成為了轉換器設計中的共識，過采樣技術也成為了轉換器中最為廣泛采用的技術之一。Sigma-Delta ADC(Σ-Δ ADC)最早出現(xiàn)于1962年，是使用廣泛的過采樣ADC，它是所有電路非理想性的最穩(wěn)定的ADC。Σ-ΔADC在目前大多數(shù)字混合系統(tǒng)中占有重要地位，例如模擬電路與強大的數(shù)字處理環(huán)境之間的接口電路[1-3]。它們最適于慢速和中速轉換,例如檢測裝置、數(shù)字語音和音頻應用。與奈奎斯特ADC相比，Σ-ΔADC主要增加了Σ-Δ調制器與數(shù)字抽取器，后者占據(jù)了大部分ADC芯片面積，比調制器消耗更多的功耗[4]。輸入信號經(jīng)過采樣保持電路送入調制器中，在調制器中信號被轉換為數(shù)字碼流，該數(shù)字碼流經(jīng)過低通濾波器濾除高頻噪聲并將其采樣率降至奈奎斯特頻率，得到最終數(shù)字輸出。調制器完成采樣及量化的功能[5]。本文研究的目的是為10-16位旋變數(shù)字轉換器設計一種可靠的Σ-Δ調制器，優(yōu)化其性能。
本文詳細內容請下載：http://theprogrammingfactory.com/resource/share/2000004001。
作者信息：
谷 軍1，2，張國華1，2，朱曉宇2
(1.江南大學 物聯(lián)網(wǎng)工程學院，江蘇 無錫214000；2.中國電子科技集團第五十八研究所，江蘇 無錫214000)
此內容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權禁止轉載。