《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > 一種片上嵌入式Flash測(cè)試接口的設(shè)計(jì)
一種片上嵌入式Flash測(cè)試接口的設(shè)計(jì)
2022年電子技術(shù)應(yīng)用第10期
錢勁宇，強(qiáng)小燕，屈凌翔
中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇 無(wú)錫214072
摘要： Flash存儲(chǔ)器具有功耗低、存儲(chǔ)容量大、體積小等特點(diǎn),被廣泛應(yīng)用于嵌入式系統(tǒng)。目前Flash存儲(chǔ)器多數(shù)使用串行接口進(jìn)行擦寫測(cè)試，存在著測(cè)試效率低、測(cè)試成本高等問(wèn)題。針對(duì)以上問(wèn)題，設(shè)計(jì)并實(shí)現(xiàn)了一種片上嵌入式Flash的測(cè)試接口。結(jié)合片上嵌入式Flash的接口特點(diǎn)和時(shí)序要求，設(shè)計(jì)了基于多線SPI的測(cè)試接口，并在確保穩(wěn)定性的情況下實(shí)現(xiàn)了對(duì)多塊Flash存儲(chǔ)器并行測(cè)試的設(shè)計(jì)，提高了測(cè)試速度。通過(guò)NCverilog仿真結(jié)果表明，該設(shè)計(jì)有效縮短了測(cè)試時(shí)間，達(dá)到了測(cè)試要求，并成功應(yīng)用于一款32位浮點(diǎn)微處理器中。
中圖分類號(hào)： TN402
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.222693
中文引用格式： 錢勁宇，強(qiáng)小燕，屈凌翔. 一種片上嵌入式Flash測(cè)試接口的設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2022，48(10)：31-35.
英文引用格式： Qian Jinyu，Qiang Xiaoyan，Qu Linxiang. Design of an on-chip Flash memory test interface[J]. Application of Electronic Technique，2022，48(10)：31-35.
Design of an on-chip Flash memory test interface
Qian Jinyu，Qiang Xiaoyan，Qu Linxiang
China Electronics Technology Group Corporation No.58 Research Institute，Wuxi 214072，China
Abstract： Flash has the charceteristics of low power consumption,large storage capacity and small volume,is widely used in embedded systems. Flash usually uses serial interface for erasing and programing test,which has the problems of low test efficiency and high test cost. The design and implementation of a test for Flash on chip is presented in this paper. By analyzing the interface and timing requirements of Flash on chip,a test interface based on multi-line SPI is designed,and the parallel test designed of Flash memories is realized under the condition of ensuring stability,which improves the test speed. The NCverilog simulation results show that the design effectively shortens the test time,meets the test requirements,and is successfully applied to a 32-bit floating-point microprocessor.
Key words : Flash；test interface；test speed；microprocessor

0 引言

    隨著信息技術(shù)的飛速發(fā)展，用戶對(duì)數(shù)據(jù)存儲(chǔ)系統(tǒng)的容量、功耗、速度等要求也越來(lái)越嚴(yán)格[1-2]。Flash存儲(chǔ)器相對(duì)傳統(tǒng)的存儲(chǔ)器件RAM而言，具有集成度高、體積小、成本低等優(yōu)點(diǎn)[3-4]，因而隨著集成電路的規(guī)模越來(lái)越大，F(xiàn)lash存儲(chǔ)器飛速發(fā)展，逐漸成為系統(tǒng)芯片主流的容量存儲(chǔ)媒體[5]。

    目前Flash存儲(chǔ)器在完成設(shè)計(jì)后，通常將串行標(biāo)準(zhǔn)接口作為測(cè)試接口進(jìn)行擦寫測(cè)試，而串行時(shí)鐘頻率比較低，傳輸數(shù)據(jù)慢，測(cè)試效率低。另一方面，F(xiàn)lash存儲(chǔ)器的測(cè)試往往存在著擦除、編程數(shù)據(jù)比較慢的問(wèn)題，這對(duì)存在多塊Flash的芯片產(chǎn)生了巨大的測(cè)試量，需要進(jìn)行大量重復(fù)的測(cè)試，導(dǎo)致需要的測(cè)試時(shí)間較長(zhǎng)[6-7]，因此，如何提高測(cè)試效率，簡(jiǎn)化測(cè)試流程，在Flash測(cè)試中顯得尤為重要。

    本文對(duì)片上Flash存儲(chǔ)器增加了測(cè)試接口，設(shè)計(jì)了片外測(cè)試通道，實(shí)現(xiàn)了片上嵌入式Flash的可測(cè)試性。為了提高測(cè)試速度，降低測(cè)試成本，一方面，設(shè)計(jì)了基于1/2/4/8線多線傳輸?shù)腟PI測(cè)試接口，在兼容串行傳輸數(shù)據(jù)的同時(shí)支持并行傳輸數(shù)據(jù)，另一方面，在確保穩(wěn)定性的情況下，實(shí)現(xiàn)了靈活選定1/2/3塊Flash存儲(chǔ)器并行擦寫測(cè)試的設(shè)計(jì)。




本文詳細(xì)內(nèi)容請(qǐng)下載：http://theprogrammingfactory.com/resource/share/2000004953。




作者信息：

錢勁宇，強(qiáng)小燕，屈凌翔

(中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇 無(wú)錫214072)




wd.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。