《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模擬設(shè)計 > 設(shè)計應(yīng)用 > 基于FPGA存儲陣列的優(yōu)化設(shè)計與實現(xiàn)
基于FPGA存儲陣列的優(yōu)化設(shè)計與實現(xiàn)
2023年電子技術(shù)應(yīng)用第4期
林建華1,吳緒玲2
(1.中國電子科技集團公司第五十八研究所,江蘇 無錫 214000;2.西南交通大學(xué)希望學(xué)院,四川 成都 610000)
摘要: 在雷達、通信、電子對抗等數(shù)據(jù)存儲應(yīng)用領(lǐng)域,為滿足大容量SATA固態(tài)盤存儲陣列的持續(xù)穩(wěn)定高速寫盤要求,設(shè)計了一種基于FPGA的RAID0存儲陣列系統(tǒng)。該系統(tǒng)以FPGA作為數(shù)據(jù)處理核心芯片,實現(xiàn)了數(shù)據(jù)接收、數(shù)據(jù)緩存、數(shù)據(jù)傳輸、數(shù)據(jù)存儲等功能。根據(jù)SATA固態(tài)盤垃圾回收的特性,設(shè)計并優(yōu)化邏輯功能模塊。經(jīng)反復(fù)測試驗證,16路SATA固態(tài)盤存儲容量達32 TB,寫入帶寬高達5.5 GB/s,在工業(yè)溫度環(huán)境下能長時間穩(wěn)定工作。
中圖分類號:TP302
文獻標(biāo)志碼:A
DOI: 10.16157/j.issn.0258-7998.223083
中文引用格式: 林建華,吳緒玲. 基于FPGA存儲陣列的優(yōu)化設(shè)計與實現(xiàn)[J]. 電子技術(shù)應(yīng)用,2023,49(4):111-116.
英文引用格式: Lin Jianhua,Wu Xuling. Optimized design and realization of storage array based on FPGA[J]. Application of Electronic Technique,2023,49(4):111-116.
Optimized design and realization of storage array based on FPGA
Lin Jianhua1,Wu Xuling2
(1.The 58th Research Institute of CETC, Wuxi 214000, China; 2.Southwest Jiaotong University Hope College, Chengdu 610000, China)
Abstract: In the domain of data storage applications such as radar, communication, and electronic countermeasure, in order to meet the requirements of writing large capacity SATA Solid State Disk Array (SSD) continuously, steadily and high-speedily, a RAID0 storage array system based on FPGA is designed. This system takes FPGA as the data processing core, which realizes functions such as data receiving, data buffering, data transmission, and data storage. According to the garbage collection characteristic of SATA SSD, logic function modules are designed and optimized. The repeatable tests show that sixteen SATA SSD has the storage capacity up to 32 TB, writing bandwidth up to 5.5 GB/s, and the ability to work steadily for a long time in the industrial environment.
Key words : memory switch;FPGA;solid state disk;sequential storage;RAID0 array

0 引言

隨著雷達、航天、通信、工業(yè)等各種電子系統(tǒng)性能日趨復(fù)雜,數(shù)據(jù)傳輸、處理和分析的容量和速度要求越來越高,為了研制調(diào)試、外場打靶、實戰(zhàn)演習(xí)等方面提供數(shù)據(jù)分析的依據(jù),需要將海量及高速數(shù)據(jù)實時、長時間穩(wěn)定存儲。

目前,SATA固態(tài)盤存儲陣列傳統(tǒng)采用CPU作為數(shù)據(jù)存儲核心,讀寫控制SATA固態(tài)盤陣列,雖避免FPGA邏輯控制的復(fù)雜性,但受CPU的內(nèi)存讀寫帶寬、實時數(shù)據(jù)處理等方面性能限制,難以滿足高速數(shù)據(jù)存儲要求。此外,采用FPGA作為邏輯控制核心,直接讀寫SATA固態(tài)盤存儲陣列,雖在存儲帶寬要求不高、持續(xù)存儲時間短等場合取得一定應(yīng)用,但在寫盤過程中,SATA固態(tài)盤會不定期啟動垃圾回收等操作,極大影響存儲陣列中各個固態(tài)盤性能,難以保證存儲陣列長期穩(wěn)定地高速寫盤。

本文設(shè)計一種基于FPGA的SATA固態(tài)盤組成的RAID0存儲陣列系統(tǒng),對FPGA的主要功能模塊進行邏輯優(yōu)化設(shè)計,克服多路SATA固態(tài)盤的性能難以預(yù)測等不利因素,解決數(shù)據(jù)吞吐量不夠、存儲帶寬不穩(wěn)定等問題,在大容量、高帶寬、持續(xù)穩(wěn)定的存儲陣列系統(tǒng)應(yīng)用領(lǐng)域具有很好的參考和使用價值。



本文詳細(xì)內(nèi)容請下載:http://theprogrammingfactory.com/resource/share/2000005293




作者信息:

林建華1,吳緒玲2

(1.中國電子科技集團公司第五十八研究所,江蘇 無錫 214000;2.西南交通大學(xué)希望學(xué)院,四川 成都 610000)


微信圖片_20210517164139.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。