《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 業(yè)界動態(tài) > 高速高頻PCB設計中過孔殘樁的影響

高速高頻PCB設計中過孔殘樁的影響

2023-12-15
來源:信號完整性
關鍵詞: PCB 高速高頻PCB

-蔣修國/文-

過孔的應用場景非常多,過孔的結構也是相當復雜,在寫《ADS信號完整性仿真與實戰(zhàn)》一書時,用了一整章介紹了過孔。如下是過孔的一張簡化結構圖:

微信圖片_20231215230901.jpg

其中就包括了過孔的殘樁Stub。

通常,在普通設計高多層板的時候,工程師都是想著把高速信號線或者射頻線設計在內(nèi)層(帶狀線)或者外層(微帶線)好就行,而不考慮到底是布線在內(nèi)層的第幾層,認為帶狀線性能都是一樣的。

微信圖片_20231215230913.png

其實并不是如此的,就近期我們處理的一個案例來講,原本其設計如下圖所示:

微信圖片_20231215230920.png

經(jīng)過仿真之后,得到的插入損耗和回波損耗的結果如下圖所示:

微信圖片_20231215230924.png

從上面的結果可以看到,不管是插入損耗還是回波損耗都非常差。再查看其阻抗,如下圖所示:

微信圖片_20231215230926.png

從上圖可以看到,其阻抗只有61ohm。以上的設計中,殘樁最大值達到了72mil。按照生產(chǎn)工藝,在仿真軟件ADS中把過孔的殘樁去掉之后,如下圖所示:

微信圖片_20231215230931.jpg


獲得的仿真結果與原始的對比如下圖所示:

微信圖片_20231215230934.jpg

顯然,去掉殘樁之后,插入損耗和回波損耗都得到了很好的改善。在14GHz左右,插入損耗相差約40dB,回波損耗也相差了約13dB。這對于高速信號的設計影響非常的大。再對比下其阻抗,如下圖所示:

微信圖片_20231215230937.png

兩個設計的過孔阻抗相差了約20ohm。

下面從大家比較熟知的眼圖,也可以看到一些結果上的差異:

微信圖片_20231215230942.jpg

上圖是按照16Gbps的信號速率獲得的眼圖結果,顯然,存在很大殘樁時,其眼圖完全閉合,而去掉殘樁之后,其眼圖張開了。

所以,過孔殘樁會直接影響到信號傳輸?shù)男阅?,工程師在設計時要重視過孔殘樁的存在。在信號速率比較高,且殘樁比較長時,在PCB生產(chǎn)時,要考慮在過孔處使用Backdrill工藝,或者使用盲埋孔。當然,并不是每一類設計都要使用Backdrill工藝或者盲埋孔,因為它們都會帶來成本上的增加。

電子技術應用微店二維碼.jpg


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權者。如涉及作品內(nèi)容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。