4 月 30 日消息，三星電子在今日公布的一季度財報中分享了其半導(dǎo)體相關(guān)業(yè)務(wù)的技術(shù)信息和未來展望：

系統(tǒng) LSI

三星表示整體晶圓代工業(yè)務(wù)的復(fù)蘇相對延遲，但晶圓廠的運(yùn)營效率有一定提升。

技術(shù)方面，三星稱其 3nm 和 2nm 節(jié)點(diǎn)技術(shù)發(fā)展順利，將在本季度完成 2nm 設(shè)計基礎(chǔ)設(shè)施的開發(fā)；而在 4nm 節(jié)點(diǎn)方面，良率漸趨穩(wěn)定。

三星正就適用于 3D IC 的 4nm 技術(shù)進(jìn)行準(zhǔn)本，同時計劃開發(fā)適用于 14nm、8nm 等成熟節(jié)點(diǎn)的基礎(chǔ)設(shè)施，滿足不同應(yīng)用的需求。

三星確認(rèn)其仍計劃在下半年實現(xiàn)第二代 3nm 技術(shù)的量產(chǎn)，并提升 2nm 技術(shù)的成熟程度。

存儲

三星表示其已于本月開始量產(chǎn) HBM3E 8H（8 層堆疊）內(nèi)存，并計劃于本季度內(nèi)開始量產(chǎn)可提供 36GB 單堆棧容量的 HBM3E 12H 產(chǎn)品。三星將繼續(xù)增加 HBM 供應(yīng)，滿足生成式 AI 市場的需求。

對于常規(guī) DDR5，三星基于 1bnm（12 納米級）制程的 32Gb DDR5 也將于本季度量產(chǎn)。三星計劃在該產(chǎn)品上實現(xiàn)更快的產(chǎn)能爬坡，以提升企業(yè)在高密度 DDR5 模組市場的競爭力。

三星 1bnm 32Gb DDR5 內(nèi)存于去年 9 月發(fā)布，當(dāng)時計劃于 2023 年底量產(chǎn)。

而在 NAND 閃存領(lǐng)域，三星進(jìn)一步明確第 9 代 V-NAND 的 QLC 版本將于三季度量產(chǎn)。