《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > EDA與制造 > 設(shè)計(jì)應(yīng)用 > Virtuoso Schematic Migration在模擬電路遷移中的應(yīng)用
Virtuoso Schematic Migration在模擬電路遷移中的應(yīng)用
電子技術(shù)應(yīng)用
方勝利1，孫航1，李煒1，丁學(xué)偉1，凌秋嬋2
1.深圳市中興微電子技術(shù)有限公司；2.楷登電子科技有限公司
摘要： 設(shè)計(jì)在不同工藝節(jié)點(diǎn)之間的遷移是每位IC設(shè)計(jì)師都非常關(guān)注的熱點(diǎn)問(wèn)題。為了幫助IC設(shè)計(jì)師解決這一問(wèn)題，Cadence攜手全球各大晶圓代工廠，開(kāi)發(fā)出新的技術(shù)，以高效地將電路圖遷移到新的節(jié)點(diǎn)，并使用更新的分析工具來(lái)確保獲得最佳結(jié)果。Virtuoso Schematic Migration（VSM）是Virtuoso Studio IC23.1中基于Schematic XL的一個(gè)先進(jìn)的電路遷移平臺(tái)?？梢詭椭こ處熆焖俚貙⒆约旱脑O(shè)計(jì)在不同工藝間進(jìn)行遷移，以大幅度縮減電路設(shè)計(jì)周期，提高研發(fā)效率。該工具不僅支持多個(gè)library之前的協(xié)同遷移，同時(shí)也支持電路頂層的hierarchy遷移，在不同晶圓廠商工藝間遷移時(shí)也能自動(dòng)解決器件pin錯(cuò)位的問(wèn)題。
中圖分類號(hào)：TN402 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.250802
中文引用格式： 方勝利，孫航，李煒，等. Virtuoso Schematic Migration在模擬電路遷移中的應(yīng)用[J]. 電子技術(shù)應(yīng)用，2025，51(8)：11-15.
英文引用格式： Fang Shengli，Sun Hang，Li Wei，et al. Application of VSM in analog circuit migration[J]. Application of Electronic Technique，2025，51(8)：11-15.
Application of VSM in analog circuit migration
Fang Shengli1，Sun Hang1，Li Wei1，Ding Xuewei1，Ling Qiuchan2
1.Sanechips Technology Co.，Ltd，；2.Cadence Design Systems， Inc.
Abstract： Design migration between different process nodes is a hot topic of concern for every IC designer. To help IC designers solve this problem, Cadence collaborates with major foundries worldwide to develop new technologies that efficiently migrate circuit diagrams to new nodes and use updated analysis tools to ensure optimal results. Virtuoso Schematic Migration (VSM), an advanced circuit migration platform based on Schematic XL in Virtuoso Studio IC23.1, helps engineers quickly migrate their designs between different processes to significantly reduce the circuit design cycle and improve R&D efficiency. This tool not only supports collaborative migration between multiple libraries but also supports hierarchical migration at the circuit top level.
Key words : Virtuoso；schematic migration；efficiency；GUI

引言

在現(xiàn)代電子設(shè)計(jì)領(lǐng)域，原理圖是硬件開(kāi)發(fā)的基石，它不僅是電路設(shè)計(jì)的藍(lán)圖，更是連接概念與實(shí)物的橋梁。然而，隨著技術(shù)迭代加速、工具鏈演進(jìn)和行業(yè)需求變化，原理圖遷移逐漸成為工程師與設(shè)計(jì)團(tuán)隊(duì)無(wú)法回避的關(guān)鍵任務(wù)。這一過(guò)程涉及將現(xiàn)有電路設(shè)計(jì)從舊版EDA（電子設(shè)計(jì)自動(dòng)化）工具或環(huán)境遷移至新平臺(tái)，其復(fù)雜性遠(yuǎn)超簡(jiǎn)單的格式轉(zhuǎn)換，而是涵蓋數(shù)據(jù)兼容性、設(shè)計(jì)完整性、團(tuán)隊(duì)協(xié)作和長(zhǎng)期戰(zhàn)略價(jià)值的綜合工程[1]。在EDA領(lǐng)域，原理圖遷移是設(shè)計(jì)團(tuán)隊(duì)在工具升級(jí)、技術(shù)迭代或協(xié)作需求下不可避免的關(guān)鍵環(huán)節(jié)。隨著半導(dǎo)體工藝進(jìn)步、設(shè)計(jì)復(fù)雜度提升以及行業(yè)標(biāo)準(zhǔn)演進(jìn)，傳統(tǒng)的EDA工具可能無(wú)法滿足現(xiàn)代設(shè)計(jì)需求，促使企業(yè)將舊版原理圖遷移至更先進(jìn)的平臺(tái)。然而，這一過(guò)程并非簡(jiǎn)單的文件格式轉(zhuǎn)換，而是涉及符號(hào)庫(kù)匹配、網(wǎng)絡(luò)連接驗(yàn)證、設(shè)計(jì)規(guī)則適配等一系列技術(shù)挑戰(zhàn)，稍有不慎便可能導(dǎo)致設(shè)計(jì)功能變異、生產(chǎn)延誤甚至成本超支[2]。

原理圖遷移在芯片設(shè)計(jì)中變得越來(lái)越重要。如圖1所示，首先，原理圖遷移可以縮短設(shè)計(jì)周期，加速上市時(shí)間。遷移時(shí)可重用原有電路的架構(gòu)、IP核和成熟模塊，減少重新設(shè)計(jì)的時(shí)間。已有功能邏輯和測(cè)試用例可直接適配，減少驗(yàn)證和調(diào)試周期?，F(xiàn)代EDA工具支持自動(dòng)化遷移（如工藝庫(kù)替換、布局優(yōu)化），提升效率。其次，降低開(kāi)發(fā)成本與風(fēng)險(xiǎn)減少研發(fā)投入。相比從零設(shè)計(jì)，遷移節(jié)省人力、流片和驗(yàn)證成本。原有電路已通過(guò)市場(chǎng)驗(yàn)證，工藝遷移主要解決物理實(shí)現(xiàn)問(wèn)題，而非功能缺陷。避免全新設(shè)計(jì)可能存在的架構(gòu)缺陷或性能不達(dá)預(yù)期的問(wèn)題。優(yōu)勢(shì)在于快速響應(yīng)工藝升級(jí)或供應(yīng)鏈需求，但需注意模擬電路的敏感特性（如匹配、寄生效應(yīng)），通常需人工干預(yù)優(yōu)化。此外，當(dāng)前原理圖遷移仍然存在一些需要逐步攻克的難題。例如，如何確保遷移前后的器件參數(shù)一致，如何確保porting前后器件symbol尺寸不同時(shí)能夠連線正確等問(wèn)題。

盡管存在困難，成功的原理圖遷移能顯著提升設(shè)計(jì)效率、降低長(zhǎng)期維護(hù)成本，并確保知識(shí)資產(chǎn)的可持續(xù)利用。近期Cadence在Virtuoso Studio IC23.1中基于Schematic XL開(kāi)發(fā)出先進(jìn)的電路遷移平臺(tái)Virtuoso Schematic Migration（VSM），該工具不僅支持多個(gè)library之前的協(xié)同遷移，同時(shí)也支持電路頂層的hierarchy遷移，在不同晶圓廠商工藝間遷移時(shí)也能自動(dòng)解決器件pin錯(cuò)位的問(wèn)題。此外，Cadence近期推出的device mapping GUI將之前繁雜的mapping規(guī)則手動(dòng)編寫(xiě)改成了用戶界面點(diǎn)擊的方式，大幅提高了mapping file 的準(zhǔn)確性，同時(shí)也大幅提升了整個(gè)遷移流程的效率。綜上，前端工程師可以利用migration實(shí)現(xiàn)更多工作，大幅度提高工作效率，縮短項(xiàng)目交付周期。

本文針對(duì)本公司一些實(shí)際的電路，基于該工具實(shí)現(xiàn)了在不同工藝間的遷移，大大提高了相同電路不同工藝間的復(fù)用效率，很大程度節(jié)省電路設(shè)計(jì)工程師對(duì)電路手動(dòng)遷移所花費(fèi)的時(shí)間。綜上，工程師可以利用VSM來(lái)加速提高工作效率，縮短項(xiàng)目交付周期。

圖片1.png

圖1　原理圖遷移中涉及周期和研發(fā)效率的對(duì)比關(guān)系


本文詳細(xì)內(nèi)容請(qǐng)下載：

http://theprogrammingfactory.com/resource/share/2000006621


作者信息：

方勝利1，孫航1，李煒1，丁學(xué)偉1，凌秋嬋2

（1.深圳市中興微電子技術(shù)有限公司，廣東 深圳 518055；

2.楷登電子科技有限公司，上海 200120）


Magazine.Subscription.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。