采樣速度和信號(hào)處理的精度是數(shù)字示波器" title="數(shù)字示波器">數(shù)字示波器性能優(yōu)劣的重要標(biāo)志。高速觸發(fā)電路是數(shù)字示波器采樣速度的基礎(chǔ)，時(shí)間內(nèi)插技術(shù)是為提高數(shù)字示波器信號(hào)處理精度而發(fā)展的技術(shù)。數(shù)字示波器通常由ECL電路組成，以滿足其高采樣速率的要求，但ECL電路功耗大，高速觸發(fā)和時(shí)間內(nèi)插數(shù)模微系統(tǒng)的功耗約為10W。如果單純依靠傳統(tǒng)印制板電路（PCB）技術(shù)很難滿足系統(tǒng)的要求，原因是PCB的導(dǎo)熱率低，并且其互連與封裝的寄生效應(yīng)大，對(duì)提高信號(hào)的頻率有很大影響。目前國(guó)外示波器生產(chǎn)商，如TEK和LeCroy等所用到的高速觸發(fā)和時(shí)間內(nèi)插電路都是借助厚膜技術(shù)完成。實(shí)現(xiàn)高速觸發(fā)和時(shí)間內(nèi)插數(shù)模微系統(tǒng)集成對(duì)國(guó)內(nèi)高端示波器的研制具有重要作用。
　　本文首先介紹高速觸發(fā)和時(shí)間內(nèi)插數(shù)模微系統(tǒng)的結(jié)構(gòu)原理及系統(tǒng)特點(diǎn)，然后分析該微系統(tǒng)集成所必備的厚膜技術(shù)以及材料和工藝等，進(jìn)而設(shè)計(jì)系統(tǒng)的版圖和封裝，最后給出測(cè)試方案及測(cè)試結(jié)果。
1 系統(tǒng)原理
　　本微系統(tǒng)主要包括高速觸發(fā)電路和時(shí)間內(nèi)插電路，其系統(tǒng)結(jié)構(gòu)如圖1所示。

　　任意觸發(fā)源經(jīng)過(guò)選擇器后送入高速觸發(fā)電路產(chǎn)生一個(gè)穩(wěn)定的觸發(fā)信號(hào)；觸發(fā)信號(hào)經(jīng)過(guò)電平轉(zhuǎn)換器輸出給時(shí)基電路，同時(shí)輸出到時(shí)間內(nèi)插電路；觸發(fā)信號(hào)通過(guò)時(shí)間內(nèi)插電路的鑒別器與時(shí)鐘信號(hào)相比較，輸出觸發(fā)點(diǎn)與采樣點(diǎn)之間的時(shí)間差△T，再由雙積分?jǐn)U展電路對(duì)△T擴(kuò)展，輸出鋸齒斜波信號(hào)，并對(duì)鋸齒斜波信號(hào)進(jìn)行峰值采樣、電壓保持完成時(shí)間－電平轉(zhuǎn)換。本微系統(tǒng)是高速數(shù)模混合系統(tǒng)，時(shí)鐘信號(hào)的頻率范圍為125MHz~500MHz，上升時(shí)間/下降時(shí)間小于5ns。
2 后端設(shè)計(jì)和物理實(shí)現(xiàn)
　　本系統(tǒng)采用厚膜技術(shù)實(shí)現(xiàn)。選取合適的基片" title="基片">基片材料是用厚膜技術(shù)實(shí)現(xiàn)系統(tǒng)的首要工作，確定基片材料之后需要設(shè)計(jì)系統(tǒng)的布局、布線，最后根據(jù)設(shè)計(jì)好的基片選擇合適的封裝形式。
2.1 基片材料的選擇
　　基片為芯片和元器件提供了機(jī)械支撐、電氣連接和散熱途徑。本微系統(tǒng)屬于高速系統(tǒng)，由ECL電路組成，功耗比較大。因此散熱技術(shù)是本電路設(shè)計(jì)的關(guān)鍵技術(shù)之一。同時(shí)系統(tǒng)也屬于數(shù)模混合系統(tǒng)，內(nèi)部信號(hào)比較復(fù)雜，基片設(shè)計(jì)時(shí)應(yīng)該盡量保證信號(hào)的質(zhì)量。
　　本微系統(tǒng)基片材料選擇氧化鋁陶瓷，陶瓷基片介電損耗小、熱導(dǎo)系數(shù)高、圖形制作精細(xì)。這些優(yōu)點(diǎn)很好地滿足了本系統(tǒng)對(duì)基片的要求。但陶瓷基片也存在一些不足：面積太大時(shí)容易脆裂，通孔數(shù)量有限，成本也比較高。這給系統(tǒng)設(shè)計(jì)帶來(lái)了很大的難度。考慮上述因素，設(shè)計(jì)時(shí)采用了膜電阻、膜電容。這大大減少了通孔數(shù)量，縮小了基片面積。選擇銅作為導(dǎo)體材料。銅導(dǎo)體的優(yōu)點(diǎn)是附著力好、可焊性好、成本低、電導(dǎo)率較高（僅次于銀優(yōu)于鋁），這保證了信號(hào)的質(zhì)量。
2.2 布局與布線
　　高速數(shù)模微系統(tǒng)設(shè)計(jì)中，好的布局可以保證基板的溫度分布均衡，得到優(yōu)質(zhì)、完整的信號(hào)，減小數(shù)模干擾也能使走線" title="走線">走線流暢?；谝陨显瓌t，歸納出本微系統(tǒng)布局的設(shè)計(jì)要點(diǎn)：(1)模擬電路區(qū)和高速時(shí)鐘電路區(qū)應(yīng)該盡量靠近模塊邊緣以減少干擾，高速時(shí)鐘電路還應(yīng)盡量遠(yuǎn)離模擬電路區(qū)。(2)器件按照信號(hào)的流向水平或垂直放置，同一功能模塊的器件最好不要分開(kāi)。(3)避免功耗較大的器件過(guò)于集中，保證基板的熱源分布均勻。(4)匹配電阻都靠近驅(qū)動(dòng)端放置，可以很好地抑制反射。(5)基片邊緣和焊盤(pán)邊緣應(yīng)有一定距離，最小為15mil。

　　系統(tǒng)的布局框圖如圖2所示。布局框圖與實(shí)物圖的位置一一對(duì)應(yīng)。圖2中，高速信號(hào)由左下角輸入，數(shù)字部分沿順時(shí)針?lè)较虬葱盘?hào)路徑最短布設(shè)；模擬區(qū)在基片的右下角，其中虛線為模擬部分與數(shù)字部分的分區(qū)線；時(shí)鐘從右上角直接引入到相應(yīng)IC（時(shí)鐘信號(hào)頻率范圍為125MHz~500MHz）以減小對(duì)模擬部分、其他高速部分的干擾。
　　布局是對(duì)系統(tǒng)結(jié)構(gòu)的整體設(shè)計(jì)，而布線則是對(duì)系統(tǒng)走線的具體細(xì)化。本系統(tǒng)導(dǎo)體互連線的最小寬度為12mil。布線設(shè)計(jì)規(guī)則如下：首先，模擬電路部分和數(shù)字電路部分通過(guò)一對(duì)差分信號(hào)線連接，此信號(hào)線應(yīng)該盡量短且粗，以便更好地耦合，模擬電路部分的走線應(yīng)該比數(shù)字電路部分的走線寬；其次，高速信號(hào)、高速時(shí)鐘盡量采用等長(zhǎng)的差分對(duì)走線，可以有效抑制差模輻射；第三，基片的單位面積上應(yīng)該盡量少打孔，一條高速信號(hào)線上通孔不多于兩個(gè)；第四，線與線、線與孔、孔與孔間距大于8mil，以避免走線之間、各個(gè)IC之間的相互干擾；最后，負(fù)載電路多的電源線和電流較大的互連線應(yīng)該盡量加粗。
2.3 系統(tǒng)的封裝
　　本電路采用全金屬密封封裝，引腳通過(guò)封裝側(cè)壁的孔洞引出，金屬管殼與基板之間填充了導(dǎo)熱性能良好的導(dǎo)熱膠。電路基板為QFP64腳形式，但考慮到金屬封裝的成本，實(shí)際的封裝形式是DIP64腳形式。根據(jù)國(guó)際上電路的封裝經(jīng)驗(yàn)，基片的焊盤(pán)和管殼的引腳是通過(guò)Wire bounding形式連接的。采用此種封裝，電路的性能并沒(méi)有受到影響，而且具有以下優(yōu)點(diǎn)：固定MCM電路的基片；提供一條從基片到外界空氣熱交換的途徑；保護(hù)電路免受外界環(huán)境污染，起到了一定的電磁屏蔽作用。
3 系統(tǒng)的測(cè)試
3.1 測(cè)試方法和測(cè)試電路
　　本系統(tǒng)采用結(jié)構(gòu)測(cè)試方法，將系統(tǒng)分為四個(gè)模塊分別進(jìn)行測(cè)試：高速主觸發(fā)電路、內(nèi)插時(shí)間鑒別電路、雙積分?jǐn)U展電路和時(shí)間-電平轉(zhuǎn)換電路。
　　高速主觸發(fā)電路是先將觸發(fā)源信號(hào)整形，然后再進(jìn)行極性選擇和脈沖選通，最后輸出穩(wěn)定的觸發(fā)信號(hào)。輸入為高頻信號(hào)，最高頻率500MHz，輸出為ECL脈沖串。內(nèi)插時(shí)間鑒別電路需要ECL差分信號(hào)作為時(shí)鐘信號(hào)（頻率范圍125MHz~500MHz），觸發(fā)脈沖通過(guò)鑒別器輸出觸發(fā)點(diǎn)和采樣點(diǎn)之間的時(shí)間差，為保證在內(nèi)插時(shí)間較小的情況下電路可以繼續(xù)工作，設(shè)計(jì)了擴(kuò)展周期選擇端。雙積分?jǐn)U展電路的輸入由時(shí)間內(nèi)插電路的輸出提供，輸出為鋸齒斜波信號(hào)，這體現(xiàn)了一個(gè)充放電的過(guò)程。而對(duì)內(nèi)插時(shí)間擴(kuò)展的倍率則由充電電流與放電電流之比決定。充放電鋸齒斜波信號(hào)經(jīng)整形后送入時(shí)間-電平轉(zhuǎn)換電路進(jìn)行峰值采樣和電壓保持。
3.2 測(cè)試流程
　　測(cè)試時(shí)需要對(duì)封裝前、封裝后和實(shí)驗(yàn)后的系統(tǒng)分別進(jìn)行測(cè)試。封裝可能對(duì)系統(tǒng)造成影響，使封裝后的系統(tǒng)無(wú)法正常工作；封裝也可能使系統(tǒng)不滿足溫度考核要求（-40℃～+85℃）。機(jī)械振動(dòng)實(shí)驗(yàn)和溫度循環(huán)實(shí)驗(yàn)（考核要求規(guī)定的實(shí)驗(yàn)）對(duì)基片設(shè)計(jì)和封裝設(shè)計(jì)也提出了較為嚴(yán)格的要求。該系統(tǒng)的整體測(cè)試流程如圖3所示。

3.3 測(cè)試結(jié)果
　　基于以上測(cè)試方案，本系統(tǒng)采用了雙層PCB測(cè)試板。測(cè)試板包含濾波網(wǎng)絡(luò)、部分下拉電阻、信號(hào)輸入輸出的接口等。測(cè)試的主要儀器是Agilent公司的81130A（輸出信號(hào)頻率可達(dá)500MHz的高頻信號(hào)源）和54855A（帶寬為6GHz的四通道數(shù)字示波器）。

?

?

　　封裝后系統(tǒng)測(cè)試的結(jié)果如下：圖4是觸發(fā)整形的輸出波形。上方信號(hào)是輸入信號(hào)，是頻率為500MHz的高頻信號(hào)；下方信號(hào)是整形后的輸出信號(hào)。圖5為觸發(fā)晃動(dòng)測(cè)試結(jié)果，上方、下方信號(hào)分別為輸入、輸出波形，如圖中箭頭所示，觸發(fā)晃動(dòng)小于10%div。圖6給出了高速觸發(fā)電路的輸出，輸入為150 MHz的高頻信號(hào)，最下方信號(hào)是觸發(fā)源整形后的信號(hào)，中間信號(hào)為經(jīng)過(guò)極性選擇后的信號(hào)，最上方信號(hào)為脈沖選通后輸出的穩(wěn)定觸發(fā)信號(hào)。圖7是時(shí)間內(nèi)插電路的輸出(時(shí)鐘信號(hào)頻率為125MHz），上方信號(hào)是三周期選擇后的輸出信號(hào)（脈沖寬度為3/125MHz=24ns），下方信號(hào)是兩周期選擇后的輸出信號(hào)（脈沖寬度為2/125MHz=16ns）。圖8最下方的信號(hào)為雙積分?jǐn)U展電路輸出信號(hào)，中間信號(hào)是由觸發(fā)信號(hào)延時(shí)后得到，相當(dāng)于電子開(kāi)關(guān)控制通斷，當(dāng)它為高電平時(shí)電路處于跟蹤狀態(tài)，當(dāng)它為低電平時(shí)電路處于峰值電壓保持狀態(tài)。峰值采樣和電壓保持電路的輸出波形如圖9最上方信號(hào)所示。圖9為圖8的放大波形。由圖9可知內(nèi)插時(shí)間分辨率小于20ps。