基于FPGA的E1/VC-4數(shù)字復接器的設計與實現(xiàn)
趙雷，李惠軍
摘要： 在分析同步數(shù)字體系中2.048Mbps支路信號E1異步映射復用進VC-4的過程的基礎上，對系統(tǒng)中各功能模塊的設計原理進行了詳細闡述，重點討論了時鐘/使能信號產(chǎn)生電路的功能及設計。最后，完成了E1/VC-4復接電路的設計與實現(xiàn)，并基于ALTERA/EP1C6T144C8環(huán)境完成了驗證。
Abstract：
Key words :
摘要：在分析同步數(shù)字體系" title="同步數(shù)字體系">同步數(shù)字體系中2.048Mbps支路信號E1異步映射" title="異步映射">異步映射復用進VC-4的過程的基礎上，對系統(tǒng)中各功能模塊的設計原理進行了詳細闡述，重點討論了時鐘/使能信號產(chǎn)生電路的功能及設計。最后，完成了E1/VC-4復接電路的設計與實現(xiàn)，并基于ALTERA/EP1C6T144C8" title="EP1C6T144C8">EP1C6T144C8環(huán)境完成了驗證。
關鍵詞：專用集成電路" title="專用集成電路">專用集成電路 同步數(shù)字體系 異步映射 數(shù)字復接器" title="數(shù)字復接器">數(shù)字復接器 時分復用
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權禁止轉(zhuǎn)載。