簡(jiǎn)介

　　“鎖相環(huán)”（PLL）是現(xiàn)代通信系統(tǒng)的基本構(gòu)建模塊。PLL通常用在無(wú)線電接收機(jī)或發(fā)射機(jī)中，主要提供“本振”（LO）功能；也可用于時(shí)鐘信號(hào)分配和降噪，而且越來(lái)越多地用作高采樣速率模數(shù)（A/D）轉(zhuǎn)換的時(shí)鐘源。

　　隨著集成電路加工中功能器件的尺寸縮小，器件電源電壓也呈下降趨勢(shì)，包括PLL和其它混合信號(hào)功能所用的電源。然而，PLL的關(guān)鍵元件——“壓控振蕩器”（VCO）的實(shí)用技術(shù)要求并未隨之大幅降低。許多高性能VCO設(shè)計(jì)仍然采用分立電路來(lái)實(shí)施，可能要求高達(dá)30 V的電源電壓。這就給當(dāng)今的PLL或RF系統(tǒng)設(shè)計(jì)師提出了挑戰(zhàn)：低壓PLL IC如何與高壓VCO實(shí)現(xiàn)接口。電平轉(zhuǎn)換接口通常利用有源濾波電路來(lái)實(shí)施，這將在下文討論。

　　本文將分析說(shuō)明PLL的基本原理，考察采用高壓VCO的PLL設(shè)計(jì)的當(dāng)前技術(shù)水平，討論典型架構(gòu)的利弊，并介紹高壓VCO的一些替代方案。

　　PLL基本原理

　　鎖相環(huán)（圖1）是一個(gè)反饋系統(tǒng)，其中相位比較器或鑒相器驅(qū)動(dòng)反饋環(huán)路中的VCO，使振蕩器頻率（或相位）精確跟蹤所施加的參考頻率。通常需要用濾波電路，對(duì)正/負(fù)誤差信號(hào)求積分并使之平坦，以及提高環(huán)路穩(wěn)定性。反饋路徑中常包含分頻器，使輸出頻率（VCO的范圍內(nèi)）為參考頻率的倍數(shù)。分頻器的頻率倍數(shù)N可以是整數(shù)，也可以是小數(shù)，PLL相應(yīng)地稱(chēng)為“整數(shù)N分頻PLL”或“小數(shù)N分頻PLL”。

　　圖1. 基本鎖相環(huán)

　　PLL是負(fù)反饋控制環(huán)路，因此達(dá)到均衡時(shí)，頻率誤差信號(hào)必須為零，以便在VCO輸出端產(chǎn)生精確且穩(wěn)定的頻率N × FREF。

　　簡(jiǎn)介

　　“鎖相環(huán)”（PLL）是現(xiàn)代通信系統(tǒng)的基本構(gòu)建模塊。PLL通常用在無(wú)線電接收機(jī)或發(fā)射機(jī)中，主要提供“本振”（LO）功能；也可用于時(shí)鐘信號(hào)分配和降噪，而且越來(lái)越多地用作高采樣速率模數(shù)（A/D）轉(zhuǎn)換的時(shí)鐘源。

　　隨著集成電路加工中功能器件的尺寸縮小，器件電源電壓也呈下降趨勢(shì)，包括PLL和其它混合信號(hào)功能所用的電源。然而，PLL的關(guān)鍵元件——“壓控振蕩器”（VCO）的實(shí)用技術(shù)要求并未隨之大幅降低。許多高性能VCO設(shè)計(jì)仍然采用分立電路來(lái)實(shí)施，可能要求高達(dá)30 V的電源電壓。這就給當(dāng)今的PLL或RF系統(tǒng)設(shè)計(jì)師提出了挑戰(zhàn)：低壓PLL IC如何與高壓VCO實(shí)現(xiàn)接口。電平轉(zhuǎn)換接口通常利用有源濾波電路來(lái)實(shí)施，這將在下文討論。

　　本文將分析說(shuō)明PLL的基本原理，考察采用高壓VCO的PLL設(shè)計(jì)的當(dāng)前技術(shù)水平，討論典型架構(gòu)的利弊，并介紹高壓VCO的一些替代方案。

　　PLL基本原理

　　鎖相環(huán)（圖1）是一個(gè)反饋系統(tǒng)，其中相位比較器或鑒相器驅(qū)動(dòng)反饋環(huán)路中的VCO，使振蕩器頻率（或相位）精確跟蹤所施加的參考頻率。通常需要用濾波電路，對(duì)正/負(fù)誤差信號(hào)求積分并使之平坦，以及提高環(huán)路穩(wěn)定性。反饋路徑中常包含分頻器，使輸出頻率（VCO的范圍內(nèi)）為參考頻率的倍數(shù)。分頻器的頻率倍數(shù)N可以是整數(shù)，也可以是小數(shù)，PLL相應(yīng)地稱(chēng)為“整數(shù)N分頻PLL”或“小數(shù)N分頻PLL”。

　　圖1. 基本鎖相環(huán)

　　PLL是負(fù)反饋控制環(huán)路，因此達(dá)到均衡時(shí)，頻率誤差信號(hào)必須為零，以便在VCO輸出端產(chǎn)生精確且穩(wěn)定的頻率N × FREF。

　　PLL有多種實(shí)施方法，根據(jù)所需頻率范圍、噪聲和雜散性能以及物理尺寸，可以采用全數(shù)字式、全模擬式或混合電路。目前，高頻（或RF）PLL的常用架構(gòu)既含有全數(shù)字式模塊，如反饋分頻器和鑒相器等，也含有高精度模擬電路，如電荷泵和VCO等?；旌闲盘?hào)PLL的主要特點(diǎn)包括：

　　參考頻率：穩(wěn)定、精確的基準(zhǔn)頻率，RF輸出將鎖相于該頻率；通常源于晶振或溫度控制晶體振蕩器（TCXO）。

　　鑒頻鑒相器（PFD）：從參考信號(hào)和反饋信號(hào)中產(chǎn)生相位誤差信號(hào)。

　　電荷泵：將誤差信號(hào)轉(zhuǎn)換為與相位誤差成比例的正/負(fù)電流脈沖串。

　　環(huán)路濾波器：對(duì)來(lái)自電荷泵的電流脈沖求積分，向VCO調(diào)諧端口提供干凈的電壓。

　　VCO：根據(jù)調(diào)諧端口上的電壓（Vtune），輸出一個(gè)頻率。VCO具有增益KV，用MHz/V表示。VCO輸出頻率與輸入控制電壓的基本關(guān)系表達(dá)式為fo = fc + Kv （Vtune），其中fc為VCO偏移頻率。

　　N分頻器：將輸出頻率倍除為PFD或參考頻率。可以簡(jiǎn)單地采用整數(shù)倍除，也可以采用小數(shù)倍除（小數(shù)N分頻器），采用后者的越來(lái)越多。小數(shù)分頻器的實(shí)施很簡(jiǎn)單，只需切換整數(shù)分頻器的除數(shù)便可獲得小數(shù)平均值（例如，要獲得平均值4.25，可以計(jì)數(shù)到4三次并計(jì)數(shù)到5一次；這樣就計(jì)數(shù)了17個(gè)脈沖，并生成了4個(gè)脈沖，因此頻率比為17/4 = 4.25）。實(shí)踐中，借助高分辨率噪聲整形轉(zhuǎn)換器所用的技術(shù)可以實(shí)現(xiàn)更好的效果。因此，小數(shù)方法通常采用Σ-Δ結(jié)構(gòu)實(shí)施，它具有雜散頻率少的優(yōu)勢(shì)。

　　圖2顯示了當(dāng)前器件的高度集成電路示例，這是集成VCO的小數(shù)N分頻PLL IC ADF4350寬帶頻率合成器的框圖，其輸出頻率范圍為137.5 MHz至4400 MHz。（集成VCO的寬帶寬PLL部分簡(jiǎn)要描述了其功能。）

　　圖2. ADF4350 PLL頻率合成器框圖

　　限制PLL性能的主要特性有相位噪聲、雜散頻率和鎖定時(shí)間。

　　相位噪聲：相當(dāng)于時(shí)域中的抖動(dòng)，相位噪聲是振蕩器或PLL噪聲在頻域中的表現(xiàn)。它是PLL中各器件所貢獻(xiàn)噪聲的均方根和?；陔姾杀玫腜LL可以抑制環(huán)路濾波器帶寬內(nèi)的VCO噪聲。在環(huán)路帶寬之外，VCO噪聲占主導(dǎo)地位。

　　雜散：雜散頻率由電荷泵定期更新VCO調(diào)諧電壓而引起，并以與載波相差PFD頻率的偏移頻率出現(xiàn)。在小數(shù)N分頻PLL中，小數(shù)分頻器操作也會(huì)引起雜散。

　　鎖定時(shí)間：從一個(gè)頻率變?yōu)榱硪粋€(gè)頻率或響應(yīng)瞬時(shí)偏移時(shí)，PLL的相位或頻率返回鎖定范圍所需的時(shí)間。它以頻率或相位建立性能來(lái)確定，其作為特性的重要程度視應(yīng)用而定。

　　為什么VCO仍然用高壓？

　　高性能VCO是最后幾種不為硅集成潮流所動(dòng)的電子器件之一。僅幾年前，手機(jī)所用的VCO才完全集成到手機(jī)無(wú)線電芯片組中。但是，在蜂窩基站、微波點(diǎn)對(duì)點(diǎn)系統(tǒng)、軍用和航空航天產(chǎn)品以及其它高性能應(yīng)用中，基于硅的VCO則能力有限，仍然需要采用分立方式來(lái)實(shí)施VCO。原因如下：

　　大多數(shù)商用分立VCO采用容值可變的變?nèi)荻O管，作為L(zhǎng)C振蕩電路的可調(diào)諧元件。改變二極管的電壓會(huì)改變其電容，從而改變振蕩電路的諧振頻率。

　　變?nèi)荻O管的任何電壓噪聲都會(huì)被VCO增益KV（用MHz/V表示）放大，并轉(zhuǎn)換為相位噪聲。要使VCO相位噪聲保持最小，KV必須盡可能小，但為了實(shí)現(xiàn)合理的寬調(diào)諧范圍，KV必須較大。因此，對(duì)于要求低相位噪聲和寬調(diào)諧范圍的應(yīng)用，VCO制造商通常會(huì)設(shè)計(jì)低增益、輸入電壓范圍較大的振蕩器，以滿足這些相互矛盾的要求。

　　窄帶VCO的典型電壓調(diào)諧范圍為0.5 V至4.5 V，寬帶VCO通常為1 V至14 V，某些情況下可以寬達(dá)1 V至28 V。

　　同軸諧振器振蕩器（CRO）是另一種特殊類(lèi)型VCO，利用極低增益和寬輸入調(diào)諧電壓來(lái)實(shí)現(xiàn)超低相位噪聲，通常用于窄帶專(zhuān)用移動(dòng)無(wú)線電和陸地移動(dòng)無(wú)線電應(yīng)用。

　　與高壓VCO接口

　　大多數(shù)商用PLL頻率合成器IC提供電荷泵輸出，其上限約為5.5 V；當(dāng)環(huán)路濾波器僅使用無(wú)源器件時(shí)，VCO要求較高的調(diào)諧電壓，該輸出不足以直接驅(qū)動(dòng)VCO。為了達(dá)到較高的調(diào)諧電壓，必須利用運(yùn)算放大器電路實(shí)施有源環(huán)路濾波器拓?fù)浣Y(jié)構(gòu)。

　　實(shí)現(xiàn)這種結(jié)構(gòu)的最簡(jiǎn)單方法是在無(wú)源環(huán)路濾波器之后添加一個(gè)增益級(jí)。雖然易于設(shè)計(jì)，但這種方法有幾個(gè)缺點(diǎn)：反相運(yùn)算放大器配置具有低輸入阻抗，會(huì)使無(wú)源環(huán)路濾波器承受負(fù)載，從而改變環(huán)路動(dòng)態(tài)特性；同相配置具有足夠高的輸入阻抗，不會(huì)使濾波器承受負(fù)載，但有源濾波器增益會(huì)放大運(yùn)算放大器的任何噪聲，從而無(wú)法受益于前置無(wú)源環(huán)路濾波器的濾波功能。更好的拓?fù)浣Y(jié)構(gòu)是將增益級(jí)與濾波器集成于單一有源濾波器模塊中。建議采用前置濾波，避免來(lái)自電荷泵的極短電流脈沖過(guò)驅(qū)放大器，否則這可能會(huì)限制輸入電壓額定值。

　　圖3顯示建議有源濾波器拓?fù)浣Y(jié)構(gòu)的兩個(gè)示例，其中前置濾波分別使用反相和同相增益。請(qǐng)注意，這些放大器電路是真時(shí)間積分器，可強(qiáng)迫PLL環(huán)路在輸入端保持零誤差。環(huán)路之外，所示拓?fù)浣Y(jié)構(gòu)可能會(huì)漂移至供電軌

　　a. 反相拓?fù)浣Y(jié)構(gòu)

　　b. 同相拓?fù)浣Y(jié)構(gòu)

　　圖3. 采用前置濾波的有源濾波器

　　反相拓?fù)浣Y(jié)構(gòu)的優(yōu)勢(shì)是可以將電荷泵輸出偏置在固定電壓，通常為電荷泵電壓的一半（VP/2），此時(shí)對(duì)雜散性能最有利。注意應(yīng)提供干凈的偏置電壓，最好是來(lái)源于ADP150等專(zhuān)用低噪聲線性穩(wěn)壓器，并在盡可能靠近運(yùn)算放大器輸入引腳處充分去耦。分壓器網(wǎng)絡(luò)所用的電阻值應(yīng)盡可能小，以便降低噪聲。使用反相拓?fù)浣Y(jié)構(gòu)時(shí)，必須確保PLL IC允許PFD極性反轉(zhuǎn)；如有必要，應(yīng)抵消運(yùn)算放大器的反轉(zhuǎn)，以正確的極性驅(qū)動(dòng)VCO。ADF4xxx系列就具有這種特性。

　　同相環(huán)路濾波器配置不需要專(zhuān)用偏置，因此這種解決方案可能更緊湊。此時(shí)，電荷泵電壓不是偏置在固定電平，而是在其工作電壓范圍內(nèi)變化。因此，采用此類(lèi)濾波器時(shí)，使用具有軌到軌輸入的運(yùn)算放大器更為關(guān)鍵。（下一節(jié)將說(shuō)明輸入電壓范圍要求。）

　　選擇運(yùn)算放大器

　　運(yùn)算放大器的選擇對(duì)于最大限度地發(fā)揮有源濾波器的潛能至關(guān)重要。除帶寬外，需要考慮的主要性能規(guī)格有：

　　噪聲電壓密度，用nV/√Hz表示

　　電流噪聲，用pA/√Hz表示

　　輸入偏置電流

　　共模電壓范圍

　　濾波器輸出直接影響所產(chǎn)生的頻率和相位；因此，運(yùn)算放大器的噪聲電壓密度可以顯示有源濾波器將增加多少相位噪聲。放大器噪聲在PLL環(huán)路帶寬內(nèi)和帶外均會(huì)產(chǎn)生影響，在環(huán)路濾波器的轉(zhuǎn)折頻率處最為顯著，具有高噪聲電壓密度的放大器尤其突出。因此，放大器噪聲必須保持較低水平，才能完成放大器和高壓VCO的使命，提供較低的相位噪聲。10 nV/√Hz以下是一個(gè)不錯(cuò)的設(shè)計(jì)目標(biāo)。與誤差電流脈沖相比，電流噪聲一般非常小，因此其影響往往比電壓噪聲小得多。

　　相對(duì)于PFD輸出電流，如果運(yùn)算放大器具有較為明顯的輸入偏置電流，則可能會(huì)導(dǎo)致PLL輸出頻譜上出現(xiàn)較大的雜散。為使VCO調(diào)諧電壓保持恒定且PLL保持鎖定，電荷泵必須補(bǔ)償每個(gè)PFD周期中運(yùn)算放大器輸入端所耗用的偏置電流。這就會(huì)在PFD頻率調(diào)制VTUNE電壓，并在載波周?chē)痣s散，其偏移等于PFD頻率。輸入偏置電流越高，對(duì)VTUNE電壓的調(diào)制越大，雜散幅度越高。

　　共模電壓范圍或輸入電壓范圍（IVR）是運(yùn)算放大器的另一個(gè)重要特性，但常被忽視，導(dǎo)致終端設(shè)計(jì)發(fā)生嚴(yán)重問(wèn)題。IVR決定輸入引腳上最大/最小信號(hào)與正/負(fù)供電軌之間所需的間隙。

　　對(duì)于采用±15 V電源供電的早期運(yùn)算放大器，典型IVR為±12 V。后來(lái)加入了緩慢的橫向PNP輸入級(jí)，使得IVR可以包括負(fù)供電軌，從而提供單電源工作能力。雖然任何運(yùn)算放大器均能采用地和正電源供電，但必須注意輸入與供電軌的間距。

　　例如，頗受歡迎的OP27采用±15 V電源時(shí)，IVR為±12.3 V。這意味著，輸入電壓至少需要與正負(fù)供電軌相差±2.7 V。對(duì)于單電源供電、寬輸入擺幅應(yīng)用，范圍低端的這種限制將使該放大器缺乏吸引力。如果使用雙電源設(shè)計(jì)方案，則運(yùn)算放大器的選擇范圍廣得多（而且可輕松解決輸入偏置問(wèn)題）。如果必須采用單電源設(shè)計(jì)，請(qǐng)使用具有軌到軌輸入擺幅的運(yùn)算放大器（但其中許多放大器可能具有較高的噪聲電壓特性）。因此，為獲得最佳效果，運(yùn)算放大器需要具有低噪聲電壓密度、低輸入偏置電流和軌到軌輸入，以便實(shí)現(xiàn)低相位噪聲、低雜散和單電源供電。表1列出了ADI公司的一些運(yùn)算放大器及其上述設(shè)計(jì)標(biāo)準(zhǔn)的相關(guān)特性。

　　表1. 建議在PLL有源環(huán)路濾波器中使用的運(yùn)算放大器

運(yùn)算放大器    電壓噪聲，               電流噪聲，       輸入偏置電流     輸入電壓范圍,    VSUPPLY 最大電源電壓，

　　           f = 1 kHz (nV/√Hz)f = 1 kHz (pA/√Hz)    (典型值)      與低供電軌的間隙（V） 單電源（V）

AD820             16                                   0.8                          2 pA                     –0.2                           36

OP184              3.9                                 0.4                           60 nA                      0                             36

AD8661            12                                 0.1                           0.3 pA                   –0.1                          16

OP27                  3                                  0.4                           10 nA                     +2.7                         36

AD8099             2                                   8                             100 nA                   +1.3                          12

　　運(yùn)算放大器的選擇取決于應(yīng)用。如果PFD雜散遠(yuǎn)離環(huán)路帶寬（例如在小數(shù)N分頻頻率合成器中），則可以選用雙極性結(jié)型晶體管輸入（BJT）運(yùn)算放大器，如OP184或OP27等。環(huán)路濾波器將會(huì)很好地衰減BJT的高輸入偏置電流所引起的PFD雜散，而且PLL可以充分利用BJT運(yùn)算放大器的低噪聲電壓密度特性。

　　如果應(yīng)用要求較小的PFD與環(huán)路帶寬比（例如在整數(shù)N分頻頻率合成器中），則應(yīng)折衷考慮噪聲與雜散水平；AD820和AD8661可能是較佳選擇。

　　值得注意的是，雖然有源濾波器往往會(huì)增加PLL的噪聲，但它能夠充當(dāng)緩沖器，在一些特定應(yīng)用中具有無(wú)源濾波器所不及的性能優(yōu)勢(shì)。例如，如果VCO調(diào)諧端口的泄漏電流較高，導(dǎo)致PFD雜散較高，則可以使用運(yùn)算放大器來(lái)降低雜散水平。運(yùn)算放大器的低阻抗輸出可輕松彌補(bǔ)調(diào)諧端口泄漏電流。

　　設(shè)計(jì)示例

　　考慮這樣一個(gè)例子，其中LO的規(guī)格要求如下：

　　倍頻程調(diào)諧范圍：1000 MHz至2000 MHz

　　相位噪聲要求：–142 dBc/Hz（1 MHz偏移）

　　雜散：小于–70 dBc

　　通道間隔：250 kHz

　　鎖定時(shí)間：小于2 ms

　　單電源：15 V或30 V

　　為在1-GHz頻帶上工作，同時(shí)滿足相位噪聲要求，有必要使用高壓VCO和有源環(huán)路濾波器。相位噪聲和雜散特性以及單電源限制，將決定運(yùn)算放大器的選擇。為了達(dá)到雜散要求，運(yùn)算放大器必須具有低輸入偏置電流，而為了實(shí)現(xiàn)最佳相位噪聲性能，運(yùn)算放大器必須具有低電壓噪聲。選擇JFET輸入運(yùn)算放大器可以兼顧以上兩個(gè)要求，例如AD8661，其輸入偏置電流為0.3 pA，電壓噪聲為12 nV/√Hz。該器件還能處理單電源要求。選擇RFMDUMS-2000-A16 VCO來(lái)滿足倍頻程范圍要求。

　　開(kāi)始設(shè)計(jì)時(shí)，最好利用支持有源濾波器拓?fù)浣Y(jié)構(gòu)的ADIsimPLLTM工具進(jìn)行仿真。圖3所示為兩種推薦的濾波器類(lèi)型；ADIsimPLL還支持其它配置。

　　PLL選擇ADF4150，它具有整數(shù)和小數(shù)兩種工作模式，提供2/4/8/16/32幾種輸出分頻器選項(xiàng)，可覆蓋從2 GHz至31.25 MHz的連續(xù)頻率。ADF4150與圖2所示的ADF4350相似，但前者允許選擇外部VCO，適合需要滿足更嚴(yán)苛相位噪聲要求的應(yīng)用。在仿真過(guò)程中，PLL環(huán)路濾波器設(shè)置為20 kHz，以期減小運(yùn)算放大器的噪聲貢獻(xiàn)，同時(shí)使PLL鎖定時(shí)間小于2 ms。

　　圖4所示為采用以下器件的仿真系統(tǒng)與測(cè)量系統(tǒng)噪聲（dBc）與頻率偏移關(guān)系曲線：ADF4150 PLL、UMS VCO和基于AD8661的濾波器。兩條曲線均顯示，由于有源環(huán)路濾波器增加的噪聲，約20 kHz時(shí)出現(xiàn)峰值噪聲–90 dBc，不過(guò)仍然實(shí)現(xiàn)了1 MHz偏移時(shí)–142 dBc/Hz的目標(biāo)。若要降低帶內(nèi)噪聲，可以使用OP184或OP27等噪聲更低的運(yùn)算放大器，但雜散會(huì)提高；或者將PLL環(huán)路帶寬降至20 kHz以下。

　　圖4. ADIsimPLL仿真性能與測(cè)量性能對(duì)比：AD8661用作PLL有源濾波器中的運(yùn)算放大器

　　圖5顯示，使用OP27時(shí)性能約改善6 dB。這種情況下，因?yàn)榄h(huán)路帶寬相對(duì)較窄，所以雜散并未顯著增加。進(jìn)一步降低帶寬可以改善100 kHz以下偏移的相位噪聲，但PLL鎖定時(shí)間會(huì)延長(zhǎng)。所有這些權(quán)衡考慮均可以在進(jìn)入實(shí)驗(yàn)室設(shè)計(jì)之前，利用ADIsimPLL模擬進(jìn)行測(cè)試。

　　圖5. 有源環(huán)路濾波器中使用AD8661與使用OP27的PLL測(cè)量性能對(duì)比

　　高壓PLL

　　以上討論都圍繞利用有源濾波器實(shí)現(xiàn)低壓PLL器件與高壓VCO接口而展開(kāi)。不過(guò)，高壓PLL已經(jīng)出現(xiàn)，因而使用有源濾波器的必要性大大降低。例如ADF4113HV PLL，它集成高壓電荷泵，歸一化相位本底噪聲為–212 dBc/Hz。對(duì)于該器件，PLL電荷泵輸出可以高達(dá)15 V，因此VCO之前可以使用更為簡(jiǎn)單的無(wú)源濾波器。

　　該高壓PLL系列產(chǎn)品將會(huì)不斷擴(kuò)充，不久將會(huì)出現(xiàn)最大電壓為30 V的器件，以及具有高壓電荷泵的小數(shù)N分頻PLL。有關(guān)產(chǎn)品更新和新產(chǎn)品信息，請(qǐng)?jiān)L問(wèn)PLL網(wǎng)站。

　　集成VCO的寬帶寬PLL

　　另外可以用完全集成的高性能PLL，例如圖2所示的ADF4350等，代替有源濾波器與高壓VCO組合。這種情況下，VCO集成在芯片內(nèi)。采用多頻段VCO方法可以避免上述權(quán)衡考慮寬調(diào)諧范圍與低相位噪聲的問(wèn)題。ADF4350片內(nèi)集成三個(gè)獨(dú)立的VCO，每個(gè)VCO均有16個(gè)重疊子頻段，因而共有48個(gè)子頻段。每次更新頻率時(shí)，就會(huì)啟動(dòng)自動(dòng)校準(zhǔn)程序，以選擇合適的VCO子頻段。

　　這真正體現(xiàn)出從分立式VCO設(shè)計(jì)轉(zhuǎn)向硅解決方案的優(yōu)勢(shì)：在極小的面積上實(shí)現(xiàn)非常高的集成度，從而使設(shè)計(jì)更加靈活。例如，ADF4350同時(shí)集成了可編程輸出分頻器級(jí)，可以覆蓋從137.5 MHz至4.4 GHz的頻率，這對(duì)于希望多種頻率和標(biāo)準(zhǔn)均采用同一設(shè)計(jì)的無(wú)線電設(shè)計(jì)師極具吸引力。

　　ADF4350采用5 mm2 LFCSP封裝，而標(biāo)準(zhǔn)VCO封裝為12.7 mm2。同時(shí)性能水平也接近分立設(shè)計(jì)；相位噪聲在100 kHz偏移時(shí)為–114 dBc/Hz，在1 MHz偏移時(shí)為–134 dBc/Hz。

　　圖6. ADF4350 VCO中48個(gè)不同頻段的電壓與頻率關(guān)系圖