婷婷色国产精品视频二区,日韩高清无码一区二区

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

GPT在異構(gòu)系統(tǒng)架構(gòu)（HSA）全球峰會上發(fā)布其最新進展

中國北京，2016年8月21日 - 華夏芯公司的美國分部——通用處理器技術(shù)有限公司（GPT）是全球領(lǐng)先的異構(gòu)系統(tǒng)處理器IP授權(quán)商。GPT今日宣布，其IP核已經(jīng)在硅片上成功實現(xiàn)，并已通過HSA（異構(gòu)系統(tǒng)架構(gòu)）一致性測試。公司還宣布了新的機器學(xué)習(xí)和深層神經(jīng)網(wǎng)絡(luò)的開源項目，旨在進一步推動HSA技術(shù)的發(fā)展。

發(fā)表于：8/30/2016

HSA峰會召開在即，報名參會人員遠超預(yù)期

2016年全球異構(gòu)計算HSA峰會將于8月22日在北京拉開帷幕，本次峰會為期兩天，由全球異構(gòu)系統(tǒng)架構(gòu)（HSA）聯(lián)盟和中國半導(dǎo)體行業(yè)協(xié)會（CSIA）共同主辦，并得到了網(wǎng)信辦、工信部和北京經(jīng)濟技術(shù)開發(fā)區(qū)的大力支持。本次峰會受到了中國半導(dǎo)體業(yè)界的高度關(guān)注，目前報名申請參會人數(shù)已經(jīng)遠超出之前的預(yù)期。

發(fā)表于：8/22/2016

FPGA設(shè)計寶典之提高算法速度的六大絕招

面積和速度這兩個指標(biāo)貫穿著FPGA設(shè)計的始終,是設(shè)計質(zhì)量評價的終極標(biāo)準(zhǔn)?！懊娣e”：指一個設(shè)計所消耗的FPGA的邏輯資源數(shù)量。FPGA中的邏輯資源,也就是觸發(fā)器( FF)和查找表(LUT) ?！八俣取保菏侵冈O(shè)計結(jié)果在芯片上穩(wěn)定運行時所能達到的最高頻率,這個頻率由設(shè)計的時序狀況決定。與設(shè)計滿足的時鐘周期、PAD to PAD Time、建立時間、保持時間和時鐘到輸出延時等眾多時序特征向量密切相關(guān)。

發(fā)表于：8/19/2016

基于FPGA的多節(jié)點1553B總線協(xié)議處理器的實現(xiàn)

研究設(shè)計了一種多節(jié)點的1553B總線協(xié)議處理器，可以模擬整套1553B總線系統(tǒng)，既可以作為測試設(shè)備，也可作為總線上的多個節(jié)點在實際應(yīng)用中使用。針對總線協(xié)議處理器邏輯與存儲資源占用高、難以單片實現(xiàn)的問題，提出了多核MIMD架構(gòu)的實現(xiàn)思路，有效地降低了邏輯資源的使用量，使其可以在單片F(xiàn)PGA上實現(xiàn)。基于軟硬件融合的理念，通過自定義專用指令集增加指令并行度來提高指令執(zhí)行的效率，增強了系統(tǒng)的實時性，使其可以在低頻時鐘下運行，從而降低了系統(tǒng)的功耗。

發(fā)表于：8/19/2016

基于FPGA的線陣CCD圖像采集與顯示系統(tǒng)設(shè)計

色選機廣泛應(yīng)用于工農(nóng)業(yè)產(chǎn)品檢測中，其設(shè)計技術(shù)涉及圖像采集、處理與顯示，常見的設(shè)計方案為FPGA+DSP/ARM+PC。該方案結(jié)構(gòu)復(fù)雜，成本高昂。設(shè)計了一種在FPGA中實現(xiàn)線陣CCD圖像信號采集并顯示的系統(tǒng)。添加圖像處理算法后，色選機的主要設(shè)計技術(shù)將被集成在一片F(xiàn)PGA芯片中。詳細闡述了圖像采集與顯示的邏輯設(shè)計，并通過軟硬件調(diào)試驗證了設(shè)計的正確性。該系統(tǒng)結(jié)構(gòu)簡單、成本低廉，經(jīng)過適當(dāng)移植，可應(yīng)用于安檢、醫(yī)療影像等領(lǐng)域。

發(fā)表于：8/11/2016

基于FPGA的LFSR異步加解密系統(tǒng)

線性反饋移位寄存器（LFSR）偽隨機序列作為流密碼的一種，具有原理清晰、不可預(yù)測性強的特點，被廣泛應(yīng)用于各種加解密場合。針對目前基于LFSR的加解密系統(tǒng)只能應(yīng)用于同步工作模式的局限性，設(shè)計了一種可配置的LFSR異步加解密系統(tǒng)，并對其進行了基于FPGA的硬件實現(xiàn)。實驗結(jié)果顯示，其既具備LFSR序列的優(yōu)秀性能，又可以實現(xiàn)異步加解密，具有一定的實際應(yīng)用價值。

發(fā)表于：8/11/2016

視頻縮放在FPGA中的應(yīng)用和實現(xiàn)

針對某顯示系統(tǒng)中監(jiān)控視頻控制器的實際需求，設(shè)計了一種可實現(xiàn)四路視頻信號實時縮放的電路架構(gòu)。通過權(quán)衡幾種常用圖像縮放算法的顯示質(zhì)量和硬件可行性，選擇用雙線性插值算法實現(xiàn)視頻的縮放，并在FPGA平臺上以雙口RAM資源構(gòu)建的線緩存作為算法硬件實現(xiàn)，該算法主要由視頻數(shù)據(jù)緩沖模塊、插值系數(shù)產(chǎn)生模塊以及整體控制模塊構(gòu)成。本設(shè)計在滿足視頻縮放質(zhì)量要求的基礎(chǔ)上，避免了采用過于復(fù)雜算法而消耗過多的FPGA資源，有效地解決了視頻縮放時原始圖像信息量丟失導(dǎo)致圖像失真的問題。結(jié)果表明，該設(shè)計能夠?qū)崿F(xiàn)任意比例的視頻縮放，實時性高，應(yīng)用靈活，縮放后顯示效果良好，能夠滿足實際工程的要求。

發(fā)表于：8/3/2016

Intel PSG除了數(shù)據(jù)中心還瞄準(zhǔn)自動駕駛

7月28日，時隔7個月，Intel PSG首次召開媒體會，發(fā)布了整合后的Intel PSG的產(chǎn)品及市場策略。Altera與Intel聯(lián)姻后的三大關(guān)鍵詞——加大投入提高收益擴展產(chǎn)品線

發(fā)表于：8/2/2016

基于4DSP+FPGA架構(gòu)數(shù)據(jù)處理板設(shè)計

為了滿足超高性能數(shù)據(jù)處理以及低功耗、簡單可編程性的應(yīng)用，設(shè)計了一款基于TI TMS320C6678芯片和Xilinx公司XC5VSX95T芯片的4DSP+FPGA架構(gòu)的數(shù)據(jù)處理板，同時設(shè)計了高帶寬的數(shù)據(jù)輸入輸出接口以及相關(guān)的時鐘、電源和復(fù)位電路，并通過具體的硬件電路實現(xiàn)。該數(shù)據(jù)處理板可廣泛應(yīng)用于航空設(shè)備、車載設(shè)備、惡劣條件下工作的特種設(shè)備，將有效提高設(shè)備的數(shù)據(jù)處理性能。

發(fā)表于：7/29/2016

基于FPGA加速機器學(xué)習(xí)算法

AI因為其CNN（卷積神經(jīng)網(wǎng)絡(luò)）算法出色的表現(xiàn)在圖像識別領(lǐng)域占有舉足輕重的地位?；镜腃NN算法需要大量的計算和數(shù)據(jù)重用，非常適合使用FPGA來實現(xiàn)。上個月，Ralph Wittig（Xilinx CTO Office的卓越工程師）在2016年OpenPower峰會上發(fā)表了約20分鐘時長的演講并討論了包括清華大學(xué)在內(nèi)的中國各大學(xué)研究CNN的一些成果。

發(fā)表于：7/29/2016