頭條 英特爾被曝將出售Altera部分股權(quán) 路透社報(bào)道稱(chēng)，銀湖資本和貝恩資本等潛在收購(gòu)方正準(zhǔn)備收購(gòu)英特爾可編程解決方案事業(yè)部阿爾特拉（Altera）少數(shù)股權(quán)。 Altera 作為 FPGA 領(lǐng)域的頭部企業(yè)，曾發(fā)明世界上第一個(gè)可編程邏輯器件。英特爾在 2015 年以近 170 億美元（IT之家備注：當(dāng)前約 1209.15 億元人民幣）收購(gòu)了 Altera。 最新資訊 教學(xué)——Vivado 常見(jiàn)Warning問(wèn)題解決方法說(shuō)明 Vivado 常見(jiàn)Warning問(wèn)題解決方法說(shuō)明 發(fā)表于：9/2/2022 FPGA教學(xué)——?基于Verilog的DDS波形發(fā)生器的分析與實(shí)現(xiàn)（三角波、正弦波） 基于Verilog的DDS波形發(fā)生器的分析與實(shí)現(xiàn)（三角波、正弦波） 最近學(xué)習(xí)了一下關(guān)于DDS的相關(guān)知識(shí)，本篇概要記錄一下自己的理解與實(shí)現(xiàn)。 發(fā)表于：9/2/2022 教學(xué)：?jiǎn)纹瑱C(jī)狀態(tài)機(jī)編程詳解 玩單片機(jī)還可以，各個(gè)外設(shè)也都會(huì)驅(qū)動(dòng)，但是如果讓你完整的寫(xiě)一套代碼時(shí)，卻無(wú)邏輯與框架可言。這說(shuō)明編程還處于比較低的水平，你需要學(xué)會(huì)一種好的編程框架或者一種編程思想！比如模塊化編程、狀態(tài)機(jī)編程、分層思想等，相關(guān)推薦：分享兩種單片機(jī)編程思想。 發(fā)表于：8/31/2022 FPGA教學(xué)——FPGA和ASIC有何區(qū)別 FPGA（Field Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，是一種硬件可重構(gòu)的體系結(jié)構(gòu)。它是在可編程陣列邏輯 PAL（Programmable Array Logic）、門(mén)陣列邏輯 GAL（Gate Array Logic）、可編程邏輯器件 PLD（Programmable Logic Device）等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了全定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 發(fā)表于：8/31/2022 FPGA教學(xué)——FPGA實(shí)現(xiàn)DS18B20溫度采集 第八例啦，本例將介紹如何通過(guò)FPGA采集DS18B20傳感器的溫度值。 發(fā)表于：8/31/2022 入門(mén)：可編程邏輯電路—版圖驗(yàn)證工具的作用 版圖驗(yàn)證工具的作用是檢查版圖是否滿(mǎn)足設(shè)計(jì)規(guī)則、電氣規(guī)則、版圖與電路圖是否一致等，對(duì)于降低設(shè)計(jì)失敗的風(fēng)險(xiǎn)具有重要作用。 發(fā)表于：8/30/2022 教學(xué)：FPGA學(xué)習(xí)-總結(jié)fifo設(shè)計(jì)中深度H的計(jì)算 對(duì)于fifo來(lái)說(shuō)，H的設(shè)置至關(guān)重要。既要保證功能性，不溢出丟數(shù)，也要保證性能流水。深度設(shè)置過(guò)小會(huì)影響功能，過(guò)大又浪費(fèi)資源。因此，總結(jié)下fifo設(shè)計(jì)中深度H的計(jì)算。 發(fā)表于：8/30/2022 教學(xué)：verilog基礎(chǔ)之規(guī)范化參數(shù)定義parameter parameter經(jīng)常用于定義數(shù)據(jù)位寬，定義時(shí)間延遲，在模塊和實(shí)例引用時(shí)，可以通過(guò)參數(shù)傳遞，改變被引用的模塊。因此我們盡量把所有的可能變動(dòng)的參數(shù)設(shè)置在頂層，一眼明了，方便日后維護(hù)。 發(fā)表于：8/30/2022 FPGA學(xué)習(xí)——FIFO深度H的計(jì)算 對(duì)于fifo來(lái)說(shuō)，H的設(shè)置至關(guān)重要。既要保證功能性，不溢出丟數(shù)，也要保證性能流水。深度設(shè)置過(guò)小會(huì)影響功能，過(guò)大又浪費(fèi)資源。因此，總結(jié)下fifo設(shè)計(jì)中深度H的計(jì)算。 發(fā)表于：8/29/2022 FPGA教學(xué)——如何將易靈思FPGA干到750MHz(1080P顯示) 前陣子寫(xiě)過(guò)一篇文章《如何才能半導(dǎo)體雪崩中活下來(lái)》，然后昨天任老爺子就發(fā)布了講話(huà)，即接下來(lái)是全球經(jīng)濟(jì)衰退期，為了保證度過(guò)未來(lái)三年的“經(jīng)濟(jì)”危機(jī)，縮減業(yè)務(wù)，核心聚焦，不再關(guān)注銷(xiāo)售額，而是現(xiàn)金流/利潤(rùn)為王。 發(fā)表于：8/29/2022 ?…12131415161718192021…?
