香蕉网久久久久丫,久久精品人人做人人综合试看,日本熟妇japanese丰满

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

萊迪思半導(dǎo)體推出新的超低密度FPGA，用于實現(xiàn)環(huán)境感知移動設(shè)備“永遠在線”的傳感器解決方案

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布推出新的超低密度iCE40? FPGA，提供世界上最靈活的單芯片傳感器解決方案，使得新一代環(huán)境感知、超低功耗的移動設(shè)備成為現(xiàn)實。iCE40 FPGA系列新增加的器件使客戶能夠在一個更小的空間內(nèi)集成更多的功能。1.4mm x 1.48mm x 0.45mm的封裝，足夠小且經(jīng)濟實惠，幾乎可以在任何地方使用，減少電路板面積并且降低系統(tǒng)復(fù)雜度。

發(fā)表于：10/23/2013

基于FPGA的高精度電磁信號采集系統(tǒng)設(shè)計

為了滿足瞬變電磁探測中晚期電磁信號采集的要求，選擇高性能24位模數(shù)轉(zhuǎn)換器AD7762，以FPGA為控制核心實現(xiàn)信號的高精度采集，結(jié)合USB2.0接口芯片CY7C68013-A，將采集的數(shù)據(jù)高速傳輸至上位機，上位機采用LabVIEW作為開發(fā)平臺，完成數(shù)據(jù)顯示和分析功能。實驗結(jié)果表明，基于FPGA的電磁信號采集系統(tǒng)具有良好的性能指標(biāo)和擴展性,測量準(zhǔn)確，能夠滿足電磁探測數(shù)據(jù)采集的要求。

發(fā)表于：10/22/2013

Altera DC-DC電源轉(zhuǎn)換器解決方案系統(tǒng)功效提高35%，而電路板面積減小了50%

Altera公司(Nasdaq: ALTR)今天發(fā)布四款新參考設(shè)計，這些設(shè)計采用了通過收購Enpirion®而獲得的電源技術(shù)。參考設(shè)計為FPGA用戶和電路板開發(fā)人員提供了全包電源解決方案，與競爭電源解決方案相比，功效提高35%，電路板面積減小50%，總材料(BOM)體電容成本降低了50%。Altera電源優(yōu)化參考設(shè)計以可下載設(shè)計包的形式提供給客戶，在Altera開發(fā)套件硬件中進行了演示?，F(xiàn)在可以下載面向Cyclone® V SoC的設(shè)計包，本季度末還會提供面向28 nm FPGA的其他設(shè)計包。

發(fā)表于：10/22/2013

基于ARM和FPGA的DMD驅(qū)動波形實驗平臺

提出了一種基于ARM和FPGA的數(shù)字微鏡器件（DMD）驅(qū)動波形實驗平臺的設(shè)計,該設(shè)計由數(shù)字微鏡驅(qū)動器和電壓轉(zhuǎn)換器兩部分構(gòu)成。闡述了數(shù)字微鏡驅(qū)動器和電壓轉(zhuǎn)換器的硬件工作原理,以及ARM微控制器和FPGA的軟件工作流程。實驗結(jié)果表明，該系統(tǒng)能夠達到預(yù)計的設(shè)計要求。

發(fā)表于：10/21/2013

Altium推出Altium Designer 14

智能系統(tǒng)設(shè)計自動化的全球領(lǐng)導(dǎo)者及3D PCB 設(shè)計解決方案（Altium Designer）和嵌入軟件開發(fā)（TASKING）供應(yīng)商Altium有限公司近日宣布推出其旗艦產(chǎn)品Altium Designer的最新版本Altium Designer 14。

發(fā)表于：10/21/2013

Xilinx與臺積公司宣布全線量產(chǎn)采用CoWoSTM技術(shù)的28nm All Programmable 3D IC系列

All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）和臺積公司（TWSE: 2330, NYSE: TSM）今天共同宣布，業(yè)界首款異構(gòu)(Heterogeneous)3D ICVirtex-7 HT系列產(chǎn)品正式量產(chǎn)。這一里程碑式事件標(biāo)志著賽靈思旗下28nm 3D IC 系列產(chǎn)品全線量產(chǎn)。賽靈思這些采用臺積公司的CoWoS（Chip-on-Wafer-on-Substrate）技術(shù)開發(fā)而成的28nm3D IC產(chǎn)品，通過在同一系統(tǒng)上集成多個芯片，從而帶來明顯的芯片尺寸縮小以及功耗和性能的優(yōu)勢。此次28nm3D IC 系列產(chǎn)品在量產(chǎn)上的成就，為賽靈思未來在臺積公司20SoC和16FinFET工藝上取得新的成功奠定了堅實的基礎(chǔ)，同時也進一步鞏固了賽靈思在All Programmable 3D IC領(lǐng)域的領(lǐng)導(dǎo)地位。

發(fā)表于：10/21/2013

Altera面向OpenCL的SDK是FPGA業(yè)界首個實現(xiàn)Khronos標(biāo)準(zhǔn)

Altera公司(NASDAQ: ALTR)今天宣布，其面向OpenCL的SDK通過OpenCL 1.0標(biāo)準(zhǔn)一致性測試，并被收錄在Khronos集團OpenCL一致性產(chǎn)品名錄。Altera是唯一能夠提供FPGA最優(yōu)OpenCL解決方案的公司，支持軟件開發(fā)人員充分利用FPGA大規(guī)模并行體系結(jié)構(gòu)來實現(xiàn)系統(tǒng)加速。Altera將在10月16-17日在加州圣克拉拉舉辦的2013 Linley處理器大會上演示其OpenCL解決方案。

發(fā)表于：10/17/2013

基于FPGA的AVS幀內(nèi)預(yù)測電路設(shè)計

提出了一種AVS高清視頻編碼器幀內(nèi)預(yù)測模塊硬件結(jié)構(gòu)。通過對AVS幀內(nèi)預(yù)測各個預(yù)測模式的分析，設(shè)計了幀內(nèi)預(yù)測編碼流水線結(jié)構(gòu)和模式預(yù)測運算單元電路。根據(jù)各預(yù)測模式的編碼運算關(guān)系，合理安排流水線結(jié)構(gòu)，采用8 bit數(shù)據(jù)并行流水處理，實現(xiàn)了高清視頻幀內(nèi)預(yù)測實時編碼。將除Plane模式之外的其他預(yù)測模式采用同一硬件電路來實現(xiàn)，對運算比較復(fù)雜的Plane模式單獨設(shè)計了硬件結(jié)構(gòu)，節(jié)省了硬件資源。

發(fā)表于：10/16/2013

Xilinx榮膺Cisco供應(yīng)鏈安全冠軍

All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布榮膺Cisco公司供應(yīng)鏈安全冠軍獎。

發(fā)表于：10/16/2013

Altera起價只有49美元的開發(fā)套件擴展了低成本系列產(chǎn)品

Altera公司 (Nasdaq: ALTR)今天宣布，新增五款基于其Cyclone V FPGA的低成本開發(fā)套件。這些新開發(fā)套件入門價格只有49美元，方便了設(shè)計人員以高性價比方式開始FPGA開發(fā)。Altera為業(yè)界提供了最全面的系列低成本解決方案，考慮客戶獨特的設(shè)計需求而優(yōu)化了功耗和性能。系列產(chǎn)品包括CPLD、FPGA和SoC，均由Quartus® II開發(fā)環(huán)境提供支持。Altera系列產(chǎn)品的密度范圍在業(yè)界最廣，封裝選擇最多，適用于多種大批量應(yīng)用和系統(tǒng)。

發(fā)表于：10/16/2013