猫咪av婷婷伊人久久,美女禁区A级全片免费观看

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

基于ARC算法的數(shù)據(jù)壓縮技術(shù)和實(shí)現(xiàn)

針對無損壓縮技術(shù)在航天遙測系統(tǒng)中的應(yīng)用情況，提出了基于現(xiàn)場可編程門陣列（FPGA）和數(shù)字信號處理器（DSP）硬件結(jié)構(gòu)的遙測噪聲數(shù)據(jù)實(shí)時無損壓縮系統(tǒng)的方案。結(jié)合Shannon信息論中信息熵的概念，研究了數(shù)據(jù)壓縮的本質(zhì)和算法評估標(biāo)準(zhǔn)。通過PC仿真試驗(yàn)對多種算法的壓縮效果進(jìn)行了比較，最終選擇算術(shù)編碼(ARC)作為無損壓縮的算法。測試結(jié)果表明,該方案能夠?qū)崟r采集并壓縮遙測噪聲數(shù)據(jù)，有效地提高壓縮去除率和壓縮速度，優(yōu)化壓縮性能。

發(fā)表于：10/12/2013

Altera更新28 nm器件IP系列產(chǎn)品

Altera公司(Nasdaq: ALTR)今天宣布，完成了對28 nm FPGA和SoC IP內(nèi)核系列產(chǎn)品的更新。在過去一年中，Altera發(fā)布的新協(xié)議接口IP內(nèi)核數(shù)量超過了15個，適用于多種應(yīng)用和市場領(lǐng)域。此外，更新了IP內(nèi)核，有15%的時序余量，產(chǎn)品設(shè)計能夠快速實(shí)現(xiàn)時序收斂，支持客戶在其設(shè)計中快速集成多個IP內(nèi)核，產(chǎn)品更迅速面市。

發(fā)表于：10/10/2013

Altera支持中國移動研究院下一代無線網(wǎng)絡(luò)的研發(fā)

Altera公司(Nasdaq：ALTR)今天宣布，公司與中國移動研究院（CMRI）合作，開展基于C-RAN體系結(jié)構(gòu)的下一代無線網(wǎng)絡(luò)研發(fā)。Altera FPGA和IP為中國移動研究院的無線系統(tǒng)解決方案提供平臺和技術(shù)支持，用于驗(yàn)證中國移動蜂窩網(wǎng)絡(luò)未來使用的無線體系結(jié)構(gòu)，該網(wǎng)絡(luò)是世界上最大的網(wǎng)絡(luò)，擁有7億多用戶。

發(fā)表于：10/8/2013

全新的自動化在線多項(xiàng)目晶圓（MPW）報價系統(tǒng)提供即時報價

全球最大的獨(dú)立半導(dǎo)體設(shè)計和制造服務(wù)提供商eSilicon公司日前宣布：該公司全新自動化多項(xiàng)目晶圓（MPW）批次流片服務(wù)即時網(wǎng)上報價系統(tǒng)上線。這項(xiàng)可通過用戶友好型網(wǎng)頁或者智能手機(jī)界面接入的服務(wù)，能即時生成可執(zhí)行的MPW服務(wù)報價，而通常通過人工處理需要長達(dá)一個星期的時間才能獲得一項(xiàng)報價。

發(fā)表于：10/8/2013

基于FPGA的數(shù)字下變頻器設(shè)計

設(shè)計和實(shí)現(xiàn)了基于FPGA的可編程數(shù)字下變頻器（DDC），用于寬帶數(shù)字中頻軟件無線電接收機(jī)中，主要完成了數(shù)字下變頻、數(shù)據(jù)抽取等功能。采用自頂向下的模塊化設(shè)計方法，將整個下變頻器劃分為基本單元，實(shí)現(xiàn)這些功能模塊并組成模塊庫。在具體應(yīng)用時，優(yōu)化配置各個模塊來滿足具體無線通信系統(tǒng)性能的要求。

發(fā)表于：9/30/2013

基于以太網(wǎng)PHY的高速可靠數(shù)據(jù)傳輸方法實(shí)現(xiàn)

介紹了一種在成熟以太網(wǎng)物理層技術(shù)的基礎(chǔ)上使用硬件協(xié)議實(shí)現(xiàn)的高速可靠數(shù)據(jù)傳輸方法。該方法不同于一般采用的TCP機(jī)制，它利用FPGA實(shí)現(xiàn)數(shù)據(jù)分組打包和差錯控制，用硬件的方法在保證了數(shù)據(jù)可靠傳輸?shù)耐瑫r實(shí)現(xiàn)了軟件協(xié)議無法實(shí)現(xiàn)的高數(shù)據(jù)率。經(jīng)過測試證明，該方法相對于TCP協(xié)議具有帶寬利用率高、傳輸速度穩(wěn)定、CPU占用率低的優(yōu)點(diǎn)，適用于點(diǎn)到點(diǎn)的高速可靠數(shù)據(jù)傳輸，同時還支持網(wǎng)絡(luò)的擴(kuò)展應(yīng)用。

發(fā)表于：9/30/2013

Mentor Graphics工具被納入臺積電16納米FinFET制程技術(shù)參考流程

Mentor Graphics公司（納斯達(dá)克代碼：MENT）日前宣布它已完成其用于臺積電16納米FinFET制程的數(shù)字成套工具。臺積電16納米參考流程包含一些新功能，用于Olympus-SoC?布局與布線系統(tǒng)的16納米設(shè)計，以及Calibre®物理驗(yàn)證和可制造性設(shè)計（DFM）平臺。臺積電和Mentor完成了V0.5設(shè)計規(guī)則手冊（DRM）及SPICE 16納米FinFET認(rèn)證，并將繼續(xù)進(jìn)行V1.0的認(rèn)證。

發(fā)表于：9/27/2013

Mentor Graphics工具被納入臺積電真正3D堆疊集成的3D-IC參考流程

Mentor Graphics 公司宣布其解決方案已由臺積電使用真正3D堆疊測試方法進(jìn)行了驗(yàn)證，可用于臺積電3D-IC參考流程。該流程將對硅中介層產(chǎn)品的支持?jǐn)U展到也支持基于TSV的、堆疊的die設(shè)計。具體的Mentor®貢獻(xiàn)包括：金屬布線和凹凸實(shí)施功能、多芯片物理驗(yàn)證與連通性檢查、芯片界面與TSV寄生參數(shù)提取、熱學(xué)模擬和全面的封裝前及封裝后測試。

發(fā)表于：9/27/2013

Altera開始量售FPGA業(yè)界性能最高的SoC

Altera公司(Nasdaq: ALTR)今天宣布，開始量售其Cyclone® V SoC芯片以及Arria® V SoC工程樣片。隨著處理器峰值時鐘頻率的提高——商用級Cyclone V SoC達(dá)到了925 MHz，汽車級達(dá)到了700 MHz，工業(yè)級Arria V SoC達(dá)到了1.05 GHz，在FPGA業(yè)界，這些器件成為性能最高的SoC。Altera SoC為嵌入式開發(fā)人員提供了最可靠的體系結(jié)構(gòu)、效能最高的開發(fā)工具以及密度最全的系列產(chǎn)品。

發(fā)表于：9/26/2013

Xilinx推出全新OTN SmartCORE IP 打造高容量以太網(wǎng)、100G OTN交換平臺以及分組光傳輸系統(tǒng)

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天在ECOC 2013上宣布推出全新OTN SmartCORE? IP，打造高容量以太網(wǎng)、100G OTN交換平臺以及分組光傳輸系統(tǒng)(P-OTS)。賽靈思SmartCORE IP系列的推出，是賽靈思All Programmable解決方案發(fā)展藍(lán)圖上的一個戰(zhàn)略性產(chǎn)品，可用于創(chuàng)建、差異化、發(fā)展智能的400G和Nx100G OTN解決方案，以滿足客戶對高可用性、低時延、低抖動和高服務(wù)質(zhì)量(QoS)要求的OTN交換平臺。

發(fā)表于：9/26/2013