免费囯产精品一极AV片,无码国内精品久久人妻麻豆按摩

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設備可以在那里重新編程。

第八屆Digilent Design Contest中國區(qū)大賽圓滿結束！

2012年6月9日，第八屆Digilent Design Contest中國區(qū)決選圓滿結束。本次大賽由上海德致倫電子科技有限公司（Digilent China）主辦，Xilinx大學計劃部、Cypress大學計劃部和Microchip大學計劃部承辦。上海德致倫電子科技有限公司總裁趙峰博士、美國Digilent公司技術總監(jiān)Josh Pederson、上海理工大學教授簡獻忠老師、Xilinx資深工程師陸佳華先生和上海德致倫技術主管姚琪先生出席本次大賽并擔任評委。

發(fā)表于：6/18/2012

第三屆OpenHW開放源碼硬件與嵌入式大賽決賽專題報告及往屆回顧

由中國電子學會主辦，美國賽靈思公司和北京工業(yè)大學共同承辦的第三屆OpenHW開源硬件與嵌入式大賽總決賽于今天在北京工業(yè)大學隆重舉行。

發(fā)表于：6/18/2012

基于FPGA的高性能視頻信號采集系統(tǒng)設計與實現(xiàn)

介紹了一種基于FPGA的高性能視頻信號采集與顯示系統(tǒng)的硬件設計與實現(xiàn)，模數(shù)轉換系統(tǒng)采用高性能的A/D采集電路，通過高速的FPGA控制，將采集到的數(shù)據(jù)進行處理后，通過系統(tǒng)中的PCI接口傳輸給監(jiān)控系統(tǒng)以供顯示、監(jiān)控等功能的實現(xiàn)。本模塊已經(jīng)投入運行，性能穩(wěn)定。

發(fā)表于：6/15/2012

基于FPGA的RCN226絕對式編碼器通信接口設計

光電碼盤是一種基本的位置、速度檢測反饋單元，非常廣泛地應用于變頻器、直流伺服、交流伺服等系統(tǒng)的閉環(huán)控制中。為了減小體積，絕對式編碼器一般采用串行通信方式輸出絕對編碼，針對伺服電機控制等高端場合，為了滿足快速的電流環(huán)、速度環(huán)、位置環(huán)的控制需要，編碼輸出的速度又應該非常快，這些不利因素都對絕對式編碼的接收增加了難度。

發(fā)表于：6/15/2012

Xilinx在2012年WED和下一代光網(wǎng)絡大會上展示其 All Programmable OTN 解決方案

All Programmable技術和器件的全球領先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）將在摩納哥舉行的2012 年WDM 和下一代光網(wǎng)絡大會上展示了其針對電信級光網(wǎng)絡的All Programmable 技術的優(yōu)勢，其中重點演示支持下一代（CFP2）光學模塊并采用28 Gbps 收發(fā)器的賽靈思28nm Virtex®-7 HT FPGA、用于100G光傳輸網(wǎng)絡(OTN) 的可編程解決方案，以及10G到28G高速串行應用等。

發(fā)表于：6/15/2012

意法半導體委托GLOBALFOUNDRIES代工最先進的28納米和20納米 FD-SOI芯片，為客戶帶來雙重貨源供應保障

意法半導體（STMicroelectronics）宣布，引領全球半導體技術升級的半導體代工廠商GLOBALFOUNDRIES將采用意法半導體專有的FD-SOI（Fully Depleted Silicon-on-Insulator，全耗盡絕緣體上硅）技術為意法半導體制造28納米和20納米芯片。當今的消費者對智能手機和平板電腦的期望越來越高，要求既能處理精美的圖片，支持多媒體和高速寬帶上網(wǎng)功能，同時又不能犧牲電池壽命。在設備廠商滿足消費者這些需求的努力中，意法半導體的FD-SOI芯片的量產(chǎn)和上市將起到至關重要的作用。

發(fā)表于：6/14/2012

XC3S400AN：數(shù)字ADC音頻評估方案

Stellamar公司的數(shù)字ADC采用Xilinx公司的XC3S400ANFPGA。特點有：平均功耗低50%，面積低50%，非常低的工作電壓，高達14位的有效位，14位500Hz的SNR為90dB，數(shù)字典輸出，數(shù)字測試，過采樣，不會丟失碼，極低的失調(diào)漂移，能用在苛刻的環(huán)境。目標應用在語音、消費類和工業(yè)中的傳感器，低功率手提設備以及軍事，空間和航空航天。

發(fā)表于：6/13/2012

Altera業(yè)界成熟可靠的Quartus II軟件編譯時間縮短了4倍；擴展支持28-nm FPGA

Altera公司(Nasdaq: ALTR)今天發(fā)布業(yè)界成熟可靠的最新版Quartus® II開發(fā)軟件——對于FPGA設計，性能和效能在業(yè)界首屈一指的軟件。Quartus II軟件12.0版進一步提高了用戶的效能和性能優(yōu)勢，例如，對于高性能28-nm設計，編譯時間縮短了4倍。其他更新包括擴展28-nm器件支持，初次支持Altera SoC FPGA，增強Qsys系統(tǒng)集成和DSP Builder工具，以及經(jīng)過改進的知識產(chǎn)權(IP)內(nèi)核等。

發(fā)表于：6/13/2012

u-blox采用GLOBALFOUNDRIES 65納米LPe RF制程技術，推出GPS/GNSS SoC方案

瑞士定位及無線模塊和芯片供應商u-blox（SIX：UBXN）和GLOBALFOUNDRIES今天共同宣布：基于GLOBALFOUNDRIES 先進的65納米低功耗強化型（LPe）RF制程技術平臺的u-blox 7全球定位系統(tǒng)/全球?qū)Ш叫l(wèi)星系統(tǒng)片上系統(tǒng)（GPS/GNSSSoC）已經(jīng)開始供貨。

發(fā)表于：6/11/2012

混合型判決反饋均衡器設計與FPGA實現(xiàn)

針對1000BASE-T中的均衡解碼結構，從信噪比與誤碼率、速度及硬件復雜度等方面比較了該判決反饋均衡解碼器的幾種形式，并設計了一種滿足速度與誤碼率要求而硬件復雜度更低的混合型結構，該結構將部分殘留后饋干擾級數(shù)移除，同時應用流水線及重定時技術優(yōu)化其性能。

發(fā)表于：6/7/2012