segui久久综合精品,欧美一区二区手机在线观看视频 ,亚洲男人在线观看无码

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

一種基于FPGA的通用雷達(dá)回波實時模擬器

提出了一種基于FPGA的雷達(dá)回波實時模擬器的實現(xiàn)方法。該模擬器采用cPCI標(biāo)準(zhǔn)總線，以FPGA為核心計算單元，配有高速數(shù)模、模數(shù)轉(zhuǎn)換模塊，可實現(xiàn)雷達(dá)回波信號實時在線注入模擬。該模擬器可實現(xiàn)多種體制下復(fù)雜回波的模擬，具有很好的工程應(yīng)用價值。

發(fā)表于：5/22/2012

NVIDIA首席科學(xué)家談3D芯片:中國崛起

曾擔(dān)任斯坦福大學(xué)計算機(jī)科學(xué)系主任的NVIDIA首席科學(xué)家BillDally在接受EETimes采訪時談到了3D整合電路，技術(shù)層面上中國的崛起以及美國研發(fā)投資的現(xiàn)狀。

發(fā)表于：5/22/2012

基于FPGA的可配置FFT_IFFT處理器的設(shè)計與實現(xiàn)

設(shè)計實現(xiàn)了一種用于P2P移動無線通信手持終端產(chǎn)品。該設(shè)計采用優(yōu)化的單碟形4路并行結(jié)構(gòu)，兼容802.11g協(xié)議，可配置完成64點(diǎn)、256點(diǎn)、1 024點(diǎn)的FFT-IFFT處理器，設(shè)計以Xilinx公司的Virtex-2系列的XC22V500芯片為硬件平臺。通過大量實際信號與數(shù)據(jù)的聯(lián)合調(diào)試，表明了設(shè)計的正確性及實用性。

發(fā)表于：5/19/2012

FPGA遠(yuǎn)程動態(tài)重構(gòu)技術(shù)的研究

提出了一種FPGA遠(yuǎn)程動態(tài)重構(gòu)的方法，結(jié)合FPGA動態(tài)重構(gòu)技術(shù)和GSM通信技術(shù)來實現(xiàn)。利用GSM技術(shù)實現(xiàn)配置數(shù)據(jù)的無線傳輸，在單片機(jī)控制下將數(shù)據(jù)存儲于CF卡中。在內(nèi)嵌硬核微處理器PowerPC405控制下，F(xiàn)PGA通過內(nèi)部配置存取端口讀取CF卡中新的配置數(shù)據(jù)，對可重構(gòu)區(qū)進(jìn)行配置以實現(xiàn)新的功能。

發(fā)表于：5/18/2012

Xilinx在京舉辦Zynq中國合作伙伴峰會

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(NASDAQ: XLNX)宣布在中國舉辦Zynq中國合作伙伴峰會，來自賽靈思近20家中國聯(lián)盟合作伙伴的超過60位工程師、市場營銷及專業(yè)銷售人員參與了5月17日在賽靈思北京辦公室舉行的此次盛會。賽靈思亞太區(qū)渠道銷售總監(jiān)林世兆及全球合作伙伴生態(tài)系統(tǒng)及聯(lián)盟高級總監(jiān)Dave Tokic主持大會，并針對行業(yè)公認(rèn)的賽靈思28nm領(lǐng)先技術(shù)進(jìn)行了精彩的主題演講。

發(fā)表于：5/18/2012

基于FPGA的TD-LTE系統(tǒng)上行同步的實現(xiàn)

基于最大似然 (ML)估計算法，改進(jìn)并利用FPGA實現(xiàn)了一種適用于TD-LTE系統(tǒng)的上行同步算法。主要介紹了如何利用FPGA實現(xiàn)ML算法。并以Virtex-5芯片為硬件平臺，進(jìn)行了仿真、綜合、板級驗證、聯(lián)機(jī)驗證等工作。結(jié)果表明，該同步算法應(yīng)用到TD-LTE系統(tǒng)具有良好的穩(wěn)定性和可行性。

發(fā)表于：5/18/2012

FPGA的異步時鐘設(shè)計中的同步策略

基于FPGA的數(shù)字系統(tǒng)設(shè)計中大都推薦采用同步時序的設(shè)計，也就是單時鐘系統(tǒng)。但是實際的工程中，純粹單時鐘系統(tǒng)設(shè)計的情況很少，特別是設(shè)計模塊與外圍芯片的通信中，跨時鐘域的情況經(jīng)常不可避免。如果對跨時鐘域帶來的亞穩(wěn)態(tài)、采樣丟失、潛在邏輯錯誤等等一系列問題處理不當(dāng)，將導(dǎo)致系統(tǒng)無法運(yùn)行。本文總結(jié)出了幾種同步策略來解決跨時鐘域問題。

發(fā)表于：5/18/2012

基于FPGA的室內(nèi)智能吸塵平臺設(shè)計與實現(xiàn)

采用FPGA、多種傳感器和其他硬件協(xié)同工作的方法；在硬件的選型、仿真和組裝，軟件的設(shè)計、編程與調(diào)試等方面做了大量的實驗。通過實驗找到了軟硬件中存在的問題并進(jìn)行了改善。得到了一個具有遙控和自主吸塵功能、結(jié)構(gòu)簡單、成本低、能夠智能躲避障礙物的基于FPGA的室內(nèi)智能吸塵平臺。

發(fā)表于：5/17/2012

基于光纜的深海攝像系統(tǒng)的設(shè)計與實現(xiàn)

為了滿足海洋資源勘探和開發(fā)過程中對可視化的需求，設(shè)計并實現(xiàn)了一套基于光纜的深海攝像系統(tǒng)。系統(tǒng)主要由上位機(jī)控制界面、視頻及數(shù)據(jù)傳輸系統(tǒng)和設(shè)備控制系統(tǒng)組成，具有視頻存儲功能，以滿足視頻回放的需求。

發(fā)表于：5/17/2012

一種消除異步電路亞穩(wěn)態(tài)的邏輯控制方法

亞穩(wěn)態(tài)是異步電路和異步FIFO 設(shè)計中的常見問題,將異步信號同步化的幾種常用方法雖能大大將降低亞穩(wěn)態(tài)發(fā)生的概率, 但無法根除! 亞穩(wěn)態(tài)的發(fā)生。本文提出的半拍錯位同步法!, 通過附加的帶異步復(fù)位端的D 觸發(fā)器和高頻時鐘, 將異步時鐘分別同步到高頻時鐘的上升沿和下降沿, 使得過于接近的異步時鐘在時間上拉開一定的間隔, 只要選擇適當(dāng)?shù)难舆t時間和高頻時鐘, 便能徹底消除亞穩(wěn)態(tài)的發(fā)生, 在航天航空、軍事等對要求高可靠數(shù)據(jù)傳遞的應(yīng)用領(lǐng)域具有廣闊的應(yīng)用前景。

發(fā)表于：5/17/2012