CMOS射頻功率放大器的設(shè)計(jì)方法 | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大?。?span>215 K | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:使用主流的CMOS工藝設(shè)計(jì)高效率、高增益和一定輸出功率的射頻功率放大器仍然是無(wú)線通信片上系統(tǒng)面臨的主要挑戰(zhàn)之一。本文簡(jiǎn)述了CMOS射頻功率放大器的研究熱點(diǎn)和設(shè)計(jì)難點(diǎn),重點(diǎn)討論了負(fù)載線匹配、線性區(qū)擴(kuò)展和功率效率增強(qiáng)等關(guān)鍵技術(shù),并提出了一種改進(jìn)型的包絡(luò)消除與恢復(fù)(EER)的線性擴(kuò)展法,能滿足寬帶通信系統(tǒng)的功率放大需要。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2