基于DSP Builder的插值濾波器的設(shè)計(jì)及FPGA實(shí)現(xiàn)
所屬分類(lèi)：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>387 K
標(biāo)簽： SoPC
所需積分：0分積分不夠怎么辦？
文檔介紹：在數(shù)字接收機(jī)中，通常需要對(duì)采樣的數(shù)據(jù)進(jìn)行一定倍數(shù)的插值。采用Altera公司的DSP Builder設(shè)計(jì)工具，在MATLAB/Simulink中建立相應(yīng)的算法模型并仿真。通過(guò)引入回路硬件模塊，將硬件平臺(tái)接入由Simulink構(gòu)建的仿真測(cè)試回路中進(jìn)行軟硬件協(xié)同仿真，最后可以直接生成FPGA的下載文件。該方法簡(jiǎn)化了設(shè)計(jì)流程，降低了開(kāi)發(fā)成本和周期，具有廣闊的應(yīng)用前景。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。