最新視頻

【視頻】基于FPGA的情緒檢測程序與相關(guān)智能寵物的開發(fā)（第三屆OpenHW開源硬件與嵌入式大賽二等獎）

受益于高速發(fā)展的電子與計(jì)算機(jī)產(chǎn)業(yè)，人們正著力于尋找區(qū)別于傳統(tǒng)的鼠標(biāo)、鍵盤，能夠提供更加自然的人機(jī)交互的方式。本項(xiàng)目實(shí)現(xiàn)了一個腦電波-計(jì)算機(jī)的交互接口，使得使用者對于物體的專注情緒可以直接控制外部設(shè)備。項(xiàng)目使用傳感器為消費(fèi)品級傳感器，同時提供原始波形和經(jīng)過簡單處理分離的波形，使得此腦機(jī)接口具有針對于特定精神狀態(tài)識別的再開發(fā)能力。本系統(tǒng)由于在FPGA板卡上實(shí)現(xiàn)，無法運(yùn)行傳感器自帶的讀取通訊程序，故而參照傳感器通訊協(xié)議與數(shù)據(jù)格式，自行實(shí)現(xiàn)了控制及讀取邏輯，相對于標(biāo)準(zhǔn)計(jì)算機(jī)平臺，更加適合對于原始腦電信號進(jìn)行濾波、運(yùn)算、特征值提取及模式識別，便于實(shí)現(xiàn)對腦電所反映出的情緒及運(yùn)動想象指令的識別。同時，F(xiàn)PGA平臺也使得系統(tǒng)可以高效地實(shí)現(xiàn)對于外部設(shè)備的控制信號輸出，適用于腦電控制外部機(jī)械的方案。

發(fā)表于：6/14/2012

【視頻】基于FPGA的嵌入式智能監(jiān)控小車（第三屆OpenHW開源硬件與嵌入式大賽優(yōu)勝獎）

傳統(tǒng)智能小車，特別是嵌入式系統(tǒng)，一般都是基于單片機(jī)或者ARM的嵌入式系統(tǒng)。.但是，本項(xiàng)目的課題是通過xilinx的FPGA開發(fā)板搭建嵌入式的硬件環(huán)境，從最小系統(tǒng)到IP核的添加，都是根據(jù)需要進(jìn)行拓展的，實(shí)現(xiàn)一對一的拓展，不浪費(fèi)資源，而且基于FPGA的嵌入式系統(tǒng)的最大有優(yōu)點(diǎn)是，既有PFGA的并行執(zhí)行效率，又有嵌入式軟件的邏輯過程分析控制。本項(xiàng)目中的智能小車是一個對實(shí)時性要求很高的系統(tǒng)，因?yàn)榉磻?yīng)速度慢了，就會出現(xiàn)碰壁的情況，通過調(diào)試ＰＷＭ，調(diào)試外部硬件，弄清楚硬件特性，結(jié)合ＦＰＧＡ可編程的邏輯思想，兼顧傳統(tǒng)嵌入式的優(yōu)點(diǎn)，并且很好利用了ＦＰＧＡ的并行處理能力。在調(diào)試過程中，確定了這一點(diǎn)的可行性。系統(tǒng)設(shè)計(jì)分為硬件設(shè)計(jì)和軟件設(shè)計(jì)。硬件設(shè)計(jì)方面使用Spartan-6 的XC6SLX16 CSQ234 作為主控制器，傳感器使用攝像頭ov6620圖像采集模塊（兼測路徑），使用超聲波模塊（HCSR04）測距，由于兩者具有互補(bǔ)特性，所以能夠很好的控制小車的運(yùn)行狀態(tài)，采用模糊算法計(jì)算出電機(jī)所需要的轉(zhuǎn)速，和舵機(jī)的轉(zhuǎn)角，從而實(shí)現(xiàn)穩(wěn)步漸進(jìn)。軟件設(shè)計(jì)主要分為三部分，第一部分是最小系統(tǒng)的搭建（軟件初始化），第二部分是外部硬件的驅(qū)動，第三部分是核心算法。

發(fā)表于：6/14/2012

【視頻】基于Microblaze Linux的三軸數(shù)控系統(tǒng)（第三屆OpenHW開源硬件與嵌入式大賽優(yōu)勝獎）

將高性能邏輯可編程芯片F(xiàn)PGA引入數(shù)控加工領(lǐng)域，提出QT+Linux+Microblaze的設(shè)計(jì)方法。簡要介紹了項(xiàng)目的背景以及項(xiàng)目實(shí)現(xiàn)原理，詳細(xì)說明了系統(tǒng)中三個最主要的功能模塊及各自實(shí)現(xiàn)效果，最后分析了該項(xiàng)目的改進(jìn)方向以及應(yīng)用前景。實(shí)驗(yàn)證明，該系統(tǒng)非常適合當(dāng)今數(shù)控行業(yè)對控制模塊的運(yùn)行速度、加工精度的要求。特點(diǎn)描述：QT+Linux+Microblaze的數(shù)控控制系統(tǒng)設(shè)計(jì)方案，利用QT設(shè)計(jì)界面友好的數(shù)控加工軟件，用于繪制加工圖形，并獲得圖形數(shù)據(jù)；結(jié)合Linux的移植能力，將QT數(shù)控軟件先在Linux中運(yùn)行通過，再移植到Microblaze；最后由Verilog HDL語言編寫的并行執(zhí)行模塊根據(jù)加工圖形數(shù)據(jù)控制數(shù)控設(shè)備。由于引入FPGA芯片，可以不必過于考慮某些加工補(bǔ)償預(yù)測算法的時間開銷，間接有助于提高加工精度。系統(tǒng)主要由三大功能模塊組成：基于QT設(shè)計(jì)的數(shù)控加工軟件；用于上位機(jī)和下位機(jī)通信的抗干擾波特率自適應(yīng)UART模塊；下位機(jī)部分由FPGA處理器配置出三軸數(shù)控驅(qū)動模塊。加工軟件可繪制加工圖包括：直線、多邊形、圓、圓弧等。UART通信模塊具備了良好的抗干擾性能，下位機(jī)可自適應(yīng)上位機(jī)的波特率需求。

發(fā)表于：6/14/2012