最新視頻

【視頻】基于FPGA的車牌定位系統(tǒng)（第三屆OpenHW開(kāi)源硬件與嵌入式大賽一等獎(jiǎng)）

設(shè)計(jì)摘要： 汽車牌照識(shí)別系統(tǒng)是當(dāng)前智能交通系統(tǒng)中的一個(gè)重要組成部分，一般用于高速公路的卡口收費(fèi)、停車場(chǎng)和加油站等的自動(dòng)監(jiān)控管理以及交通十字路口違規(guī)抓拍等。汽車牌照識(shí)別系統(tǒng)主要包括三個(gè)部分:車牌預(yù)處理和定位、字符的分割以及單個(gè)字符的識(shí)別。本項(xiàng)目是在以上算法的基礎(chǔ)上做到圖像的采集、處理、定位、分割、字符識(shí)別以及字符輸出整個(gè)流程，而且用FPGA實(shí)現(xiàn)可以提高系統(tǒng)運(yùn)算速度，以達(dá)到實(shí)時(shí)的效果。 系統(tǒng)原理和技術(shù)特點(diǎn)： 系統(tǒng)原理： 1、系統(tǒng)通過(guò)高清攝像頭采集圖像。 2、首先系統(tǒng)將采集到得圖像轉(zhuǎn)換為灰度圖像。 3、對(duì)得到的灰度圖像進(jìn)行預(yù)處理，包括拉式變換、梯度變換、高斯濾波。預(yù)處理的主要目的是為了增強(qiáng)圖像，為后續(xù)圖像處理提供一定的基礎(chǔ)。 4、對(duì)處理后的圖像進(jìn)行二值化，將其轉(zhuǎn)變?yōu)橹挥?和1灰度的圖像，這樣便于處理。 5、車牌定位，車牌定位用的是行掃描的方法來(lái)確定車牌的上下邊界，然后通過(guò)垂直投影法確定左右邊界。 6、字符分割，字符分割同樣采用垂直投影法，通過(guò)字符的某些視覺(jué)特性，通過(guò)對(duì)字符間距的判定來(lái)分割字符。 7、字符識(shí)別，先對(duì)分割出來(lái)的字符進(jìn)行歸一化，將所有的字符圖片都轉(zhuǎn)換成固定大小的格式，然后與模板庫(kù)里的圖片進(jìn)行比較運(yùn)算，相差最小的圖像即是我們判斷的字符。 8、字符輸出，可以通過(guò)系統(tǒng)板自帶的顯示器顯示，也可以存儲(chǔ)后傳回主機(jī)顯示。 技術(shù)特點(diǎn)： 整個(gè)系統(tǒng)的實(shí)現(xiàn)過(guò)程中涉及到大量的乘法運(yùn)算，通過(guò)FPGA實(shí)現(xiàn)要調(diào)用乘法器，占用很大的資源，而且采集的圖像需要有一定的像素支持，否則會(huì)對(duì)識(shí)別結(jié)果有一定影響，所以處理圖像的像素要比較高，這樣也使得處理和存儲(chǔ)的數(shù)據(jù)量比較大。整個(gè)過(guò)程通過(guò)流水線的方式處理，速度可以做到實(shí)時(shí)性的要求。

發(fā)表于：6/6/2012

【視頻】基于FPGA的M2M異構(gòu)虛擬化系統(tǒng)（第三屆OpenHW開(kāi)源硬件與嵌入式大賽一等獎(jiǎng)）

本項(xiàng)目提出一種新穎的M2M（Multiple ISAs applications to Multiple heter-ogeneous core，M2M）概念，將虛擬化系統(tǒng)分為多核異構(gòu)層、虛擬化管理層、二進(jìn)制翻譯層、軟件應(yīng)用層四個(gè)層次，創(chuàng)新地在傳統(tǒng)的虛擬化管理層上增加二進(jìn)制翻譯層，從而引入多個(gè)不同體系結(jié)構(gòu)的應(yīng)用程序，虛擬化管理器調(diào)度分配給硬件層引入的異構(gòu)處理器。M2M的特性使虛擬化系統(tǒng)上層應(yīng)用的靈活性大大增加，并且硬件異構(gòu)化也使系統(tǒng)的效率有效提升。 本項(xiàng)目主要貢獻(xiàn)點(diǎn)和創(chuàng)新點(diǎn)有：（1） 多指令集體系應(yīng)用虛擬環(huán)境。在應(yīng)用層提供不同指令集體系構(gòu)架的虛擬運(yùn)行環(huán)境，以支持不同應(yīng)用系統(tǒng)的應(yīng)用程序。（2） 軟硬協(xié)同的二進(jìn)制翻譯層。在二進(jìn)制翻譯層，采用軟硬協(xié)同的方式實(shí)現(xiàn)不同架構(gòu)體系間的動(dòng)態(tài)二進(jìn)制翻譯，提高硬件目標(biāo)代碼生成和運(yùn)行的性能和靈活性。（3） 設(shè)計(jì)實(shí)現(xiàn)了自主可擴(kuò)展32位的SoC核。在多核異構(gòu)層，設(shè)計(jì)了一個(gè)自主，可擴(kuò)展，可配置的32位RISC處理器?；诖颂幚砥骱丝膳渲脤?shí)現(xiàn)多個(gè)RISC SoC平臺(tái)（QS-I）。本項(xiàng)目在XUP Virtex-5和Digilent Nexys3 FPGA開(kāi)發(fā)平臺(tái)構(gòu)建了多核異構(gòu)層。（4） 動(dòng)態(tài)虛擬化管理。在虛擬化管理層，以輕量級(jí)的方式實(shí)現(xiàn)了系統(tǒng)資源與上層應(yīng)用的管理。通過(guò)資源管理與任務(wù)調(diào)度動(dòng)態(tài)分配或遷移運(yùn)行任務(wù)。虛擬層的多個(gè)體系結(jié)構(gòu)的應(yīng)用程序（如x86和MIPS）可動(dòng)態(tài)運(yùn)行于異構(gòu)的處理器核上（如處理能力不同的MIPS核）。（5） 提供了系統(tǒng)庫(kù)和運(yùn)行程序。在軟件應(yīng)用層，為自主設(shè)計(jì)的QS-I平臺(tái)提供完善的程序運(yùn)行環(huán)境并設(shè)計(jì)了多樣化的應(yīng)用程序。項(xiàng)目完全自主地設(shè)計(jì)實(shí)現(xiàn)了系統(tǒng)庫(kù)（如圖形庫(kù)、I/O庫(kù)）以及典型的多樣化應(yīng)用軟件，包括MIPS下的吃豆子游戲、X86下的推箱子游戲。

發(fā)表于：6/6/2012

【視頻】基于FPGA的實(shí)時(shí)金融指數(shù)行情并行計(jì)算

技術(shù)原理：（1）系統(tǒng)結(jié)構(gòu)圖，主要由數(shù)據(jù)接收模塊、股票信息并行處理模塊、數(shù)據(jù)發(fā)送模塊組成。數(shù)據(jù)接收模塊主要負(fù)責(zé)協(xié)議包的跨層解析以及包過(guò)濾。股票信息并行處理模塊是整個(gè)系統(tǒng)的算法核心，采用高速并行方式分析股票信息，計(jì)算相關(guān)指數(shù)，并通過(guò)數(shù)據(jù)發(fā)送模塊快速發(fā)布。在股票信息并行處理模塊中，算法定向單元負(fù)責(zé)調(diào)度下層的異構(gòu)邏輯塊，異構(gòu)邏輯塊通過(guò)同構(gòu)邏輯晶格完成最基礎(chǔ)的數(shù)據(jù)計(jì)算。在股票信息并行處理模塊中，將所有的數(shù)據(jù)存儲(chǔ)于FPGA內(nèi)部的分布式RAM中，突破了IO傳輸?shù)钠款i。（2）為了便于用戶自定義計(jì)算規(guī)則和業(yè)務(wù)擴(kuò)展，從設(shè)計(jì)架構(gòu)上采用讀入配置文件的方式并且提供擴(kuò)展空間，實(shí)現(xiàn)配置性和擴(kuò)展性?？膳渲眯裕簽橛脩粼O(shè)計(jì)圖形化的配置界面軟件，當(dāng)軟件接受用戶計(jì)算請(qǐng)求后會(huì)自動(dòng)生成相應(yīng)的配置文件，來(lái)配置FPGA中的配置寄存器，實(shí)現(xiàn)不同要求不同需求、不同用途的運(yùn)算?？蓴U(kuò)展性：在系統(tǒng)設(shè)計(jì)中，預(yù)留新合約擴(kuò)展空間，以哈希表等數(shù)據(jù)結(jié)構(gòu)存儲(chǔ)運(yùn)算。運(yùn)算過(guò)程中，行情數(shù)據(jù)包到來(lái)時(shí)，F(xiàn)PGA會(huì)通過(guò)哈希函數(shù)查找哈希表，確定數(shù)據(jù)的有效性和計(jì)算規(guī)則，進(jìn)行邏輯判斷進(jìn)行選擇。（3）在數(shù)據(jù)分析獲取過(guò)程中，以太網(wǎng)的協(xié)議解析占據(jù)了很大的時(shí)間比例。如果采用一般的軟件解包方法，時(shí)間一般延遲包括每一網(wǎng)絡(luò)層的解包時(shí)間和中間數(shù)據(jù)的傳輸時(shí)間，時(shí)間延遲可達(dá)毫秒級(jí)甚至更高。考慮到降低整個(gè)系統(tǒng)的數(shù)據(jù)傳輸延遲，進(jìn)而提升處理性能，提出以下兩種解決方案。1）使用FPGA集成的可配置IP核。FPGA的IP核基于硬件原理實(shí)現(xiàn)，在數(shù)據(jù)傳輸延遲和網(wǎng)絡(luò)數(shù)據(jù)解包能力上都大大優(yōu)于傳統(tǒng)的軟件處理過(guò)程，而且極大縮短了開(kāi)發(fā)周期，其可靠性，可配置性，通用性都相當(dāng)出色。適合在項(xiàng)目的中前期作為數(shù)據(jù)輸入的模擬測(cè)試。但是具體面向此項(xiàng)目IP核也會(huì)有自身的冗余，在MAC層不能進(jìn)行自定義的協(xié)議解析，總的延遲大約在幾十微秒至幾百微秒。 2）針對(duì)本應(yīng)用設(shè)計(jì)基于跨層解析的以太網(wǎng)數(shù)據(jù)分析模型。由于套利計(jì)算的數(shù)據(jù)源的包格式固定，封裝簡(jiǎn)單，而且屬于旁路數(shù)據(jù)，完全可以自行設(shè)計(jì)針對(duì)本應(yīng)用的專用數(shù)據(jù)解析功能部分，方案優(yōu)勢(shì)和創(chuàng)新點(diǎn)在于在MAC層跨層解析數(shù)據(jù)以及包過(guò)濾，數(shù)據(jù)接收與解析時(shí)間重疊。采用狀態(tài)機(jī)逐層進(jìn)行包過(guò)濾，在有限機(jī)器周期內(nèi)便可獲得需要計(jì)算的數(shù)據(jù)，時(shí)間延遲可控制在微秒級(jí)。 基于FPGA的硬件以太網(wǎng)協(xié)議跨層解析能夠降低傳統(tǒng)軟件協(xié)議棧的數(shù)據(jù)包處理固有延遲（可能占據(jù)整個(gè)延遲的80%以上開(kāi)銷），大大提高數(shù)據(jù)獲取和預(yù)處理效率?；贔PGA的硬件跨層協(xié)議解析與包過(guò)濾技術(shù)

發(fā)表于：6/6/2012