全球技術(shù)研究和咨詢公司Gartner指出，2011年全球半導體資本設(shè)備支出將達到448億美元，與2010年406億美元的支出相比，增長10.2%。然而，Gartner分析師也指出，半導體庫存出現(xiàn)修正，再加上晶圓設(shè)備制造供過于求，將導致2012年半導體資本設(shè)備支出略有下滑。
Gartner執(zhí)行副總裁KlausRinnen表示：“盡管日本的災難性地震威脅將破壞電子產(chǎn)品供應鏈，但自我們在2011年第一季度的預測以來，資本支出和設(shè)備格局變化不大。由于日本廠商艱巨的努力，此次地震的影響已降低到最小程度。”
半導體資本設(shè)備市場的所有領(lǐng)域預計都將在2011年呈現(xiàn)增長態(tài)勢（見表一）。Gartner分析師表示，2011年的支出是由積極的晶圓設(shè)備制造支出，處于領(lǐng)先的集成設(shè)備制造商（IDM）邏輯能力的加速生產(chǎn)，以及內(nèi)存公司加速雙重曝光等因素推動的。2012年，半導體資本設(shè)備支出將下滑2.6%，隨后將在2013年增長8.9%。隨著內(nèi)存供過于求的影響，周期性的下跌應該在2013年底出現(xiàn)。
表一：2009-2015年全球半導體資本設(shè)備支出預測（單位：百萬美元）
（來源：Gartner2011年6月）
隨著半導體的持續(xù)增長，2011年全球晶圓制造設(shè)備（WFE）收入預計將增長11.7%。英特爾、晶圓和NAND支出將推動先進設(shè)備的需求，從而沉浸式光刻（immersionlithography）、蝕刻（etch）、雙重曝光中涉及的某些領(lǐng)域以及關(guān)鍵領(lǐng)先的邏輯制程將會受益。
2011年全球封裝設(shè)備（PAE）收入的增長預計最低，為3.6%。后端制造商在2010年實現(xiàn)了可觀的增長，但市場于去年第四季度開始放緩。隨著供需趨向平衡，訂單也已經(jīng)放緩。從后端工藝提供商的資本支出的角度來說，適用于低成本解決方案的3D包裝和銅線綁定是目前主要的側(cè)重點。絕大多數(shù)主要工具領(lǐng)域?qū)⒃?011年出現(xiàn)增長，但先進的模具表現(xiàn)應在今年超越總體市場。
2011年，全球自動測試設(shè)備（ATE）預計增長6.9%。Gartner2011年的增長預期是由片上系統(tǒng)和先進的射頻等細分領(lǐng)域的持續(xù)需求所推動的。隨著DRAM的資本支出軟著陸，自動測試設(shè)備內(nèi)存收入很有可能在2011年回落。然而，NAND測試平臺在今年仍舊保持強勁增長。