隨著衛(wèi)星導(dǎo)航定位設(shè)備的小型化甚至芯片化，以個(gè)性化移動(dòng)信息為核心的移動(dòng)導(dǎo)航產(chǎn)品市場(chǎng)越來(lái)越廣闊。各種嵌入式電子產(chǎn)品種類(lèi)越來(lái)越豐富，集成了衛(wèi)星定位于移動(dòng)通信組件的移動(dòng)終端產(chǎn)品將得到快速發(fā)展。在移動(dòng)終端中，必須要考慮移動(dòng)終端的功耗問(wèn)題，所以低功耗的導(dǎo)航芯片市場(chǎng)需求非常大。發(fā)展自主研發(fā)的低功耗接收機(jī)芯片，無(wú)論是對(duì)發(fā)展導(dǎo)航衛(wèi)星系統(tǒng)還是接收機(jī)設(shè)備都具有重要的戰(zhàn)略意義和市場(chǎng)價(jià)值。
    在芯片設(shè)計(jì)領(lǐng)域，低功耗已經(jīng)成為與性能同等重要的設(shè)計(jì)目標(biāo)。功耗制約著芯片性能的進(jìn)一步提高，并且增加了集成電路的成本。當(dāng)前在超深亞微米工藝下的SoC設(shè)計(jì)過(guò)程中，需要在系統(tǒng)級(jí)、體系結(jié)構(gòu)、RTL級(jí)、門(mén)級(jí)以及最后的版圖級(jí)進(jìn)行協(xié)同設(shè)計(jì)，才能同時(shí)保證提高性能和減少功耗。從越高的層次去考慮功耗問(wèn)題，芯片功耗優(yōu)化的幅度就越顯著[1-2]。所以，本文從系統(tǒng)級(jí)和結(jié)構(gòu)級(jí)來(lái)降低導(dǎo)航基帶處理器芯片的功耗。
1 低功耗基帶處理器的架構(gòu)
    導(dǎo)航接收機(jī)的內(nèi)部機(jī)構(gòu)如圖1所示，沿其工作流程的先后順序，通常分為射頻(RF)前端處理、基帶數(shù)字信號(hào)處理和定位導(dǎo)航計(jì)算三大模塊。射頻前端處理采用ASIC形式實(shí)現(xiàn)；導(dǎo)航定位和用戶(hù)界面是由通用CPU運(yùn)行用戶(hù)程序來(lái)實(shí)現(xiàn)；根據(jù)基帶數(shù)字信號(hào)處理和導(dǎo)航定位計(jì)算的不同，實(shí)現(xiàn)方式分為3種不同的結(jié)構(gòu)。

    參考文獻(xiàn)[3]中提到了軟件式的接收機(jī)結(jié)構(gòu)，衛(wèi)星信號(hào)經(jīng)射頻前端下變頻到中頻信號(hào)，進(jìn)行A/D采樣之后，直接進(jìn)入到主處理器內(nèi)進(jìn)行處理，信號(hào)的捕獲、跟蹤、定位解算及導(dǎo)航都是在主處理器內(nèi)完成的。這種結(jié)構(gòu)的優(yōu)點(diǎn)是設(shè)計(jì)靈活度比較高；缺點(diǎn)是需耗用大量的主處理器運(yùn)算資源(大于100 MIPS)，功耗較大。參考文獻(xiàn)[4]中提到了獨(dú)立式接收機(jī)結(jié)構(gòu)，獨(dú)立式的基帶結(jié)構(gòu)完成從中頻信號(hào)輸入到定位結(jié)果輸出的工作。這種結(jié)構(gòu)的優(yōu)點(diǎn)是性能好，可以升級(jí)固件算法；缺點(diǎn)是除了能增加導(dǎo)航功能外，其他功能不易加入。參考文獻(xiàn)[5]中提到了主處理器式的接收機(jī)結(jié)構(gòu)，主處理器式的基帶結(jié)構(gòu)僅完成衛(wèi)星信號(hào)的捕獲和跟蹤功能，而沒(méi)有定位解算和導(dǎo)航功能。該結(jié)構(gòu)的優(yōu)點(diǎn)是導(dǎo)航功能由外接主處理器運(yùn)行，能減少芯片組的尺寸和成本；缺點(diǎn)是主處理器硬件平臺(tái)及操作系統(tǒng)必須開(kāi)發(fā)出相應(yīng)的驅(qū)動(dòng)程序，增加開(kāi)發(fā)時(shí)間和成本，功能升級(jí)復(fù)雜度較獨(dú)立式結(jié)構(gòu)高。
    3種方式中，主處理器的輸入數(shù)據(jù)率最高的是軟件式基帶處理結(jié)構(gòu)，主處理器式基帶結(jié)構(gòu)的輸入數(shù)據(jù)率居中，獨(dú)立式基帶結(jié)構(gòu)的輸入數(shù)據(jù)率最低。所以針對(duì)低功耗的設(shè)計(jì)方案，獨(dú)立式的方案最優(yōu)。獨(dú)立式基帶結(jié)構(gòu)的導(dǎo)航芯片適合集成到手機(jī)中，手機(jī)的主處理器可以作為外接處理器使用。最重要的是獨(dú)立式的基帶結(jié)構(gòu)的功耗很低，適用于手持設(shè)備中。
    基于基帶處理器芯片的靈活性和低功耗，本文提出了在獨(dú)立式結(jié)構(gòu)的基礎(chǔ)上，采用軟硬件結(jié)合的方法來(lái)實(shí)現(xiàn)衛(wèi)星信號(hào)的捕獲、跟蹤以及導(dǎo)航結(jié)算。軟件不能實(shí)時(shí)處理或者使用軟件性能達(dá)不到要求的部分用相應(yīng)的硬件完成，盡可能做到硬件邏輯電路實(shí)施高速且簡(jiǎn)單的處理。
2 低功耗基帶處理器的模塊劃分
    在獨(dú)立式結(jié)構(gòu)接收機(jī)的基礎(chǔ)上，改進(jìn)的接收機(jī)的模塊劃分如圖2所示，采用基于ARM Cortex-M3的SoC硬件平臺(tái)。整個(gè)基帶處理器主要包括快速捕獲模塊、相關(guān)器通道以及運(yùn)行環(huán)路控制和導(dǎo)航算法的Cortex-M3。整個(gè)平臺(tái)采用了寄存器控制的工作方式，對(duì)于軟件控制，只需要配置和讀取相應(yīng)寄存器就能實(shí)現(xiàn)對(duì)硬件的控制。
2.1 處理器內(nèi)核
    如圖2所示，環(huán)路控制邏輯和電文處理都是在處理器中完成的，所以選擇了性能好、功耗低、中斷響應(yīng)速度快的Cortex-M3處理器。ARM Cortex-M3是基于ARMv7架構(gòu)的32位處理器，集成了CM3Core的中心處理器內(nèi)核和先進(jìn)的系統(tǒng)外設(shè)，實(shí)現(xiàn)了內(nèi)置的中斷控制。它具有出色的計(jì)算性能和對(duì)事件的卓越系統(tǒng)響應(yīng)能力，同時(shí)可以應(yīng)對(duì)低動(dòng)態(tài)和靜態(tài)功率限制的挑戰(zhàn)[6]。ARM Cortex-M3具有以下優(yōu)勢(shì)：(1)三級(jí)流水線和分支預(yù)測(cè)功能，提高處理器的指令執(zhí)行速度。(2)采用哈佛結(jié)構(gòu)，獨(dú)立的指令總線和數(shù)據(jù)總線，可以同時(shí)進(jìn)行取指和數(shù)據(jù)讀寫(xiě)操作，從而提高了處理器的運(yùn)行性能。(3)內(nèi)置嵌套向量中斷控制器(NVIC)，其中斷延遲只有12個(gè)時(shí)鐘周期(ARM7需要24~42個(gè)周期)。采用尾鏈技術(shù)，使得背靠背中斷的響應(yīng)只需要6個(gè)時(shí)鐘周期。(4)內(nèi)核支持低功耗模式，支持3種功耗管理模式：通過(guò)一條指令立即睡眠；異?；蛑袛嗤顺鰰r(shí)睡眠；深度睡眠。這使整個(gè)芯片功耗控制更加有效。

2.2 快速捕獲系統(tǒng)
    快速捕獲模塊由混頻器、匹配濾波器、積分器和峰值比較器依次連接而成?？焖俨东@模塊采用大規(guī)模捕獲引擎(SUPASE)獲得導(dǎo)航信號(hào)的初步碼相位和頻率信息。SUPASE具有二維并行搜索能力，可以同時(shí)搜索2 046個(gè)碼相位以及最多15個(gè)多普勒頻率，并且可以根據(jù)系統(tǒng)存儲(chǔ)器的容量來(lái)配置搜索并行度。SUPASE 支持多種衛(wèi)星信號(hào)，支持弱信號(hào)的捕獲，并且具有強(qiáng)信號(hào)掃描能力。只需采用1 ms的相干積分和1次非相干積分，而不需要存儲(chǔ)器，就可以快速搜索強(qiáng)信號(hào)。SUPASE具有智能檢測(cè)功能，SUPASE能夠定時(shí)檢測(cè)信號(hào)峰值，并自動(dòng)提前完成當(dāng)前捕獲。
2.3 相關(guān)器結(jié)構(gòu)
    相關(guān)器引擎包含32個(gè)獨(dú)立的相關(guān)器通道，每個(gè)通道包括載波NCO、碼NCO、多功能擴(kuò)頻碼產(chǎn)生器、數(shù)字混頻器以及相關(guān)單元。不同相關(guān)單元的碼相位間隔可以通過(guò)配置寄存器來(lái)實(shí)現(xiàn)。通過(guò)配置多功能擴(kuò)頻碼產(chǎn)生器，每個(gè)相關(guān)器通道可以獨(dú)立或者同時(shí)接收各種衛(wèi)星信號(hào)[7]。
    如圖3所示，相關(guān)器單通道包含以下模塊：(1)載波NCO模塊，實(shí)現(xiàn)不同衛(wèi)星導(dǎo)航系統(tǒng)中的載頻波。(2)載波剝離模塊，對(duì)數(shù)字中頻信號(hào)進(jìn)行載波剝離，將其變頻到基帶。(3)碼NCO模塊，是實(shí)現(xiàn)不同衛(wèi)星導(dǎo)航系統(tǒng)的偽碼時(shí)鐘。(4)碼解擴(kuò)模塊，基帶IQ數(shù)據(jù)進(jìn)入碼解擴(kuò)模塊后剝離偽隨機(jī)碼,得到單載波信號(hào)。(5)累加器模塊，碼剝離后的單載波信號(hào)有3路：超前(E)、即時(shí)(P)和滯后(L)，分別對(duì)3路信號(hào)進(jìn)行累加。(6)本地偽碼產(chǎn)生器模塊，根據(jù)不同衛(wèi)星導(dǎo)航系統(tǒng)偽碼特性,與處理器配合生成本地偽碼。

    除了上述的模塊之外，RTC提供時(shí)間基準(zhǔn)修正是通過(guò)處理器采用時(shí)間基準(zhǔn)模塊記錄的快速捕獲模塊與相關(guān)器時(shí)鐘之間的偏差來(lái)修正快速捕獲模塊輸出的碼相位，將該碼相位信息傳送給相關(guān)器通道，使快速捕獲模塊和相關(guān)器通道達(dá)到同步。
    導(dǎo)航基帶處理器通過(guò)多個(gè)模塊協(xié)同工作來(lái)降低功耗。導(dǎo)航基帶處理器模塊通過(guò)處理射頻前端輸出數(shù)字中頻信號(hào)；對(duì)輸入的數(shù)字中頻信號(hào)進(jìn)行大規(guī)模并行捕獲，獲得導(dǎo)航信號(hào)初步的相位和頻率信息，送給相關(guān)器；相關(guān)器完成相應(yīng)相位和頻點(diǎn)的去載波相關(guān)，然后將數(shù)據(jù)進(jìn)行累加，并存儲(chǔ)在寄存器中。微處理器對(duì)快速捕獲模塊和多通道相關(guān)器進(jìn)行流水線調(diào)度，同時(shí)分配下一個(gè)快速捕獲模塊的衛(wèi)星信號(hào)，并對(duì)處理器對(duì)相關(guān)器通道給出的數(shù)據(jù)進(jìn)行快速檢測(cè)算法處理，最終實(shí)現(xiàn)對(duì)導(dǎo)航信號(hào)快速、準(zhǔn)確的捕獲，高效協(xié)調(diào)利用相關(guān)器通道，達(dá)到節(jié)省電路資源和降低系統(tǒng)功耗的目的。
3 基帶處理器的低功耗方案
    衛(wèi)星導(dǎo)航信號(hào)快速捕獲系統(tǒng)在微處理器的控制下，快速捕獲模塊和相關(guān)器模塊按照如圖4所示的主流程采用流水線方式進(jìn)行系統(tǒng)工作。該流程主要涉及快速捕獲算法模塊的控制和運(yùn)行以及相關(guān)器模塊通道的控制和通道處理。
    快速捕獲模塊在微處理器的控制下快速開(kāi)啟、連續(xù)工作，相關(guān)器多個(gè)通道在微處理器的控制下動(dòng)態(tài)配置，保證快速捕獲模塊運(yùn)行得到的若干峰值對(duì)應(yīng)的碼相位值和頻點(diǎn)信息快速地配置到一個(gè)相關(guān)器通道，連續(xù)不斷完成相干處理和非相干處理，并將閑置通道關(guān)閉，既能快速、準(zhǔn)確捕獲GPS衛(wèi)星信號(hào)，又能高效協(xié)調(diào)復(fù)用[8]相關(guān)器模塊的通道，達(dá)到節(jié)省電路資源和降低系統(tǒng)功耗的目的。
    在捕獲到足夠的衛(wèi)星并定位后，處理器關(guān)閉捕獲引擎。處理器在解算完成后，自動(dòng)進(jìn)入休眠模式。
4 測(cè)試結(jié)果分析
    對(duì)基帶處理器的功耗測(cè)試，其目標(biāo)是測(cè)量其工作中的電流，主要包括PLL的工作電流、基帶處理器中各個(gè)模塊的電流、I/O模塊的電流以及處理器其他外設(shè)的電流。除此之外，基帶處理器在休眠模式和待機(jī)模式下功耗也很低。各個(gè)模式和各個(gè)模塊的電流如圖5所示。

    基帶在睡眠模式下處理器不工作，只有外設(shè)模塊運(yùn)行，可以通過(guò)中斷來(lái)喚醒。待機(jī)模式下，處理器和外設(shè)模塊都不工作，只能通過(guò)RTC中斷和外部中斷喚醒。
    本文將軟件接收機(jī)理念應(yīng)用到硬件接收機(jī)中，通過(guò)存儲(chǔ)本地偽碼擴(kuò)展相關(guān)通道，基于SoC可編程系統(tǒng)擴(kuò)展環(huán)路控制及導(dǎo)航電文等處理，通過(guò)SoC系統(tǒng)分析外部各項(xiàng)控制指令，實(shí)現(xiàn)快速、實(shí)時(shí)的控制，具有靈活性高、功耗低的特點(diǎn)。該方案已成功應(yīng)用到量產(chǎn)的導(dǎo)航芯片上，證明了該設(shè)計(jì)方案的可靠性和實(shí)用性。
參考文獻(xiàn)
[1] 郭煒，魏繼曾，郭箏，等.SOC設(shè)計(jì)方法與實(shí)現(xiàn)(第二版)[M]. 北京：電子工業(yè)出版社，2011.
[2] KEATING M，F(xiàn)LYRM D，AITKEN R，et al.Low power methodology manual[M].Springer，2007.
[3] TSUI J B.Fundamentals of global positioning system receivers：a software approach[M].New York：Wiley，2000.
[4] 許諾.GPS接收機(jī)協(xié)處理器芯片設(shè)計(jì)[D].北京：中國(guó)科學(xué)院研究生院，2008.
[5] 巴曉輝.GPS基帶接收機(jī)算法及其SoC芯片實(shí)現(xiàn)研究[D]. 北京：中國(guó)科學(xué)院研究生院，2007.
[6] YIU J.The definitive guide to the ARM Cortex-M3[M].[S.L]：Newnes，2009.
[7] 謝鋼.GPS原理與接收機(jī)設(shè)計(jì)[M].北京：電子工業(yè)出版社，2009.
[8] 朱亮，陸明泉，馮振明.北斗系統(tǒng)B1頻段導(dǎo)航信號(hào)的多路復(fù)用策略研究[J].電子技術(shù)應(yīng)用，2012，38(7)：91-94.