《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 微波|射頻 > 設(shè)計(jì)應(yīng)用 > 一種高線性度寬帶可編程增益放大器
一種高線性度寬帶可編程增益放大器
2016年電子技術(shù)應(yīng)用第6期
柯 強(qiáng)1，2，劉 欣1，2，劉 昱1，2，王小松1，2，張海英1，2
1.中國(guó)科學(xué)院微電子研究所，北京100029；2.新一代通信射頻芯片技術(shù)北京市重點(diǎn)實(shí)驗(yàn)室，北京100029
摘要： 設(shè)計(jì)了一種應(yīng)用于超寬帶無(wú)線接收機(jī)的高線性度寬帶可編程增益放大器(PGA)，該P(yáng)GA采用線性度增強(qiáng)型源簡(jiǎn)并結(jié)構(gòu)的放大器加電阻衰減網(wǎng)絡(luò)的結(jié)構(gòu)，增益的調(diào)節(jié)分兩步完成，PGA Core實(shí)現(xiàn)6 dB增益調(diào)節(jié)步長(zhǎng)，電阻衰減網(wǎng)絡(luò)實(shí)現(xiàn)1 dB增益調(diào)節(jié)步長(zhǎng)，PGA Core電路采用線性度增強(qiáng)型源簡(jiǎn)并結(jié)構(gòu)放大器，提高PGA的線性度。PGA采用SMIC 0.18 μm混合信號(hào)CMOS工藝，1.8 V電源電壓供電，仿真結(jié)果表明，該P(yáng)GA增益范圍-4~28 dB，1 dB步進(jìn)，3 dB帶寬大于280 MHz，最大增益時(shí)輸出三階交調(diào)點(diǎn)(OIP3)25.7 dBm，噪聲系數(shù)(NF)22.24 dB，總體電路消耗10.4 mA電流，芯片有效面積0.2 mm2。
中圖分類號(hào)： TN402
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.2016.06.008
中文引用格式： 柯強(qiáng)，劉欣，劉昱，等. 一種高線性度寬帶可編程增益放大器[J].電子技術(shù)應(yīng)用，2016，42(6)：30-33.
英文引用格式： Ke Qiang，Liu Xin，Liu Yu，et al. A wideband programmable gain amplifier with high linearity[J].Application of Electronic Technique，2016，42(6)：30-33.
A wideband programmable gain amplifier with high linearity
Ke Qiang1，2，Liu Xin1，2，Liu Yu1，2，Wang Xiaosong1，2，Zhang Haiying1，2
1.Institute of Microelectronics of Chinese Academy of Sciences，Beijing 100029，China； 2.Beijing Key Laboratory of Radio Frequency IC Technology for Next Generation Communications，Beijing 100029，China
Abstract： A wideband programmable gain amplifier(PGA) with high linearity is designed for ultra-wideband wireless receiver. The PGA is composed of linearity enhanced amplifier with source degenerate and attenuator. Variable gain is achieved by two steps，the 6 dB gain step is implemented by the PGA Core and the 1 dB gain step is implemented by the attenuator. To improve PGA linearity, PGA Core adopts linearity enhanced amplifier with source degenerate. The PGA is implemented in SMIC 0.18 μm 1.8 V CMOS process. The simulation results show that the PGA achieves a dynamic range from -4 dB to 28 dB with 1 dB step and a 3 dB bandwidth up to 280 MHz. The output third-order intercept point(OIP3) is 25.7 dBm and the noise figure(NF) is 22.24 dB at the maximum gain. The quiescent current of PGA is 10.4 mA. The chip area is 0.2 mm2.
Key words : programmable gain amplifier；linearity enhanced amplifier；digital control；wideband

0 引言

    在無(wú)線通信系統(tǒng)中，由于信號(hào)多徑衰落，接收機(jī)接收到的信號(hào)強(qiáng)度變化很大，為了使整個(gè)系統(tǒng)的動(dòng)態(tài)范圍最大化，需要一個(gè)自動(dòng)增益控制(Automatic Gain Control，AGC)電路根據(jù)輸入信號(hào)的大小，通過(guò)反饋回路自動(dòng)控制放大器增益的大小，保證輸出信號(hào)穩(wěn)定[1-2]。為了獲得寬的動(dòng)態(tài)范圍和穩(wěn)定的AGC環(huán)路建立時(shí)間，可編程增益放大器（Programmable Gain Amplifier，PGA）需要dB線性的特點(diǎn)[3]?？删幊淘鲆娣糯笃髯鳛樽詣?dòng)增益控制電路的重要組成部分，廣泛用于無(wú)線通信、圖像傳感、電視調(diào)諧器等領(lǐng)域。

    本文設(shè)計(jì)的可編程增益放大器應(yīng)用于超寬帶無(wú)線接收機(jī)，如圖1所示，為了實(shí)現(xiàn)高線性度、大帶寬、低噪聲等最優(yōu)的性能，接收機(jī)采用零中頻結(jié)構(gòu)[4]，射頻信號(hào)被下變頻至低頻后先經(jīng)過(guò)PGA，然后再經(jīng)過(guò)LPF，最后再經(jīng)過(guò)ADC輸出給數(shù)字信號(hào)處理（DSP）部分。本文設(shè)計(jì)的可編程增益放大器采用線性度增強(qiáng)型源簡(jiǎn)并結(jié)構(gòu)的放大器加電阻衰減網(wǎng)絡(luò)的結(jié)構(gòu)，增益的調(diào)節(jié)分兩步完成，PGA Core實(shí)現(xiàn)6 dB增益調(diào)節(jié)步長(zhǎng)，電阻衰減網(wǎng)絡(luò)實(shí)現(xiàn)1 dB增益調(diào)節(jié)步長(zhǎng)，PGA Core電路采用線性度增強(qiáng)型源簡(jiǎn)并結(jié)構(gòu)放大器，提高PGA的線性度。

wdz-t1.gif

1 可編程增益放大器整體結(jié)構(gòu)

    根據(jù)超寬帶無(wú)線接收機(jī)的系統(tǒng)要求確定設(shè)計(jì)方案，由于動(dòng)態(tài)范圍不大，可以只采用單級(jí)PGA，不需要多級(jí)級(jí)聯(lián)；對(duì)于大帶寬的指標(biāo)要求，可以采用電流模式的放大器實(shí)現(xiàn)；而對(duì)于高線性度的指標(biāo)要求，可以采用線性度增強(qiáng)型源簡(jiǎn)并結(jié)構(gòu)的放大器來(lái)實(shí)現(xiàn)；最后對(duì)于小噪聲系數(shù)的指標(biāo)要求，可以從整體PGA的結(jié)構(gòu)上進(jìn)行折中設(shè)計(jì)。

    綜合以上分析，最終確定可編程增益放大器的電路結(jié)構(gòu)如圖2所示，采用PGA Core與電阻衰減網(wǎng)絡(luò)(Attenuator)級(jí)聯(lián)的方式來(lái)實(shí)現(xiàn)，PGA Core用來(lái)粗調(diào)，調(diào)節(jié)步長(zhǎng)為6 dB/step，調(diào)節(jié)范圍為-2～28 dB，電阻衰減網(wǎng)絡(luò)用來(lái)細(xì)調(diào)，調(diào)節(jié)步長(zhǎng)為1 dB/step，調(diào)節(jié)范圍為0～6 dB，中間的Buffer用于驅(qū)動(dòng)電阻衰減網(wǎng)絡(luò)。

wdz-t2.gif

2 PGA Core電路設(shè)計(jì)

2.1 PGA Core電路結(jié)構(gòu)

    為了實(shí)現(xiàn)高線性度和大帶寬，PGA Core采用線性度增強(qiáng)型源簡(jiǎn)并技術(shù)和電流模式相結(jié)合的方法來(lái)實(shí)現(xiàn)。PGA Core電路結(jié)構(gòu)如圖3所示，由一個(gè)跨導(dǎo)放大器和一個(gè)具有反饋電阻的閉環(huán)電流放大器組成。輸入電壓信號(hào)經(jīng)過(guò)跨導(dǎo)放大器轉(zhuǎn)變?yōu)殡娏?，再?jīng)過(guò)具有反饋電阻的電流放大器，轉(zhuǎn)變成電壓輸出。具有反饋電阻的閉環(huán)電流放大器結(jié)構(gòu)的特點(diǎn)是當(dāng)增益變化時(shí)具有恒定的帶寬，實(shí)質(zhì)相當(dāng)于一個(gè)跨阻放大器[5]，設(shè)它的增益為Rm，可表示為：

wdz-gs1-3.gif

wdz-t3.gif

2.2 PGA Core電路原理

    PGA Core電路是可編程增益放大器的核心部分，它將決定PGA的性能，本設(shè)計(jì)的PGA Core電路原理圖如圖4所示，第一級(jí)為線性度增強(qiáng)型源簡(jiǎn)并跨導(dǎo)放大器，第二級(jí)為反饋電阻電流放大器。

wdz-t4.gif

    第一級(jí)源簡(jiǎn)并跨導(dǎo)放大器線性度的增強(qiáng)可以通過(guò)增大輸入管的跨導(dǎo)gm1來(lái)實(shí)現(xiàn)，這可以通過(guò)負(fù)反饋來(lái)完成[6]。圖4中通過(guò)M2形成的負(fù)反饋迫使流過(guò)M1的電流為一個(gè)常數(shù)，這樣差分輸入電壓只體現(xiàn)在源簡(jiǎn)并電阻的兩端，差分輸出電流流入M2。由于負(fù)反饋的作用，從M1的源極看進(jìn)去的電阻可近似表示為：

    wdz-gs4.gif

    在沒(méi)引入負(fù)反饋之前，從M1的源極看進(jìn)去的電阻Rs1約為1/gm1，因此，從式(4)可以看出，負(fù)反饋使Rs1減小了gm2/go1倍，即相當(dāng)于等效輸入管的跨導(dǎo)gm1增大了gm2/go1倍。因此，在Rs相同的條件下，圖4所示的電路結(jié)構(gòu)比傳統(tǒng)的源簡(jiǎn)并電路結(jié)構(gòu)具有更高的線性度。此外，該電路中不存在高阻節(jié)點(diǎn)，因此還適用于寬帶寬情況[7]。

    第二級(jí)反饋電阻電流放大器是基于線性度增強(qiáng)型源簡(jiǎn)并結(jié)構(gòu)的電流鏡放大器，電流鏡的比例是α，通過(guò)反饋電阻Rf形成閉環(huán)結(jié)構(gòu)。假設(shè)晶體管的導(dǎo)通跨導(dǎo)go遠(yuǎn)小于其本身跨導(dǎo)gm，即go<<gm，則該閉環(huán)電流放大器的增益，即等效跨阻Rm可表示為：

    wdz-gs5-9.gif

    由式(9)可以看出，兩個(gè)極點(diǎn)都是晶體管的截止頻率，頻率較高，因此，該跨阻放大器的主極點(diǎn)應(yīng)該由負(fù)載電容來(lái)決定。

    綜上所述，PGA Core電路總增益可以表示為：

    wdz-gs10.gif

    PGA Core的總增益約為反饋電阻和源簡(jiǎn)并電阻之比，且放大器的主極點(diǎn)位于輸出節(jié)點(diǎn)處，帶寬主要由反饋電阻Rf和負(fù)載電容決定。

    根據(jù)帶寬要求，選取Rf的值，Rf越小，帶寬越寬，本設(shè)計(jì)中取Rf=7 kΩ。根據(jù)增益變化要求，為了保持增益變化時(shí)帶寬恒定不變，應(yīng)保持Rf不變，讓源簡(jiǎn)并電阻Rs變化，即把Rs設(shè)計(jì)成開(kāi)關(guān)電阻陣列形式，共有6個(gè)開(kāi)關(guān)控制6個(gè)增益檔，分別為28 dB、22 dB、16 dB、10 dB、4 dB和-2 dB，即PGA Core實(shí)現(xiàn)步長(zhǎng)為6 dB的粗調(diào)節(jié)功能?？梢詽M足高線性度、大帶寬、低噪聲的設(shè)計(jì)要求。

3 電阻衰減網(wǎng)絡(luò)電路

    PGA增益的精確調(diào)節(jié)由電阻衰減網(wǎng)絡(luò)實(shí)現(xiàn)，電阻衰減網(wǎng)絡(luò)具有高線性度和精確增益控制的特點(diǎn)，電阻網(wǎng)絡(luò)不會(huì)引入非線性[8]，整個(gè)可編程增益放大器的線性度由PGA Core決定。電阻衰減網(wǎng)絡(luò)在R-2R電阻網(wǎng)絡(luò)的基礎(chǔ)上進(jìn)行修改，通過(guò)調(diào)整電阻阻值，可以實(shí)現(xiàn)任意步長(zhǎng)的衰減。

    采用全差分結(jié)構(gòu)的電阻衰減網(wǎng)絡(luò)如圖5所示，共有S0~S5 6個(gè)開(kāi)關(guān)控制6個(gè)增益檔，衰減步長(zhǎng)為1 dB/step，分別實(shí)現(xiàn)0 dB、1 dB、2 dB、3 dB、4 dB和5 dB的增益衰減。

wdz-t5.gif

4 PGA版圖和仿真結(jié)果

    本文設(shè)計(jì)的可編程增益放大器采用SMIC 0.18 μm混合信號(hào)CMOS工藝，芯片版圖如圖6所示，白色方框內(nèi)部分是本文設(shè)計(jì)的PGA，有效面積為700 μm×280 μm，采用1.8 V電源電壓供電，消耗10.4 mA電流。

wdz-t6.gif

    圖7(a)所示為可編程增益放大器PGA Core增益粗調(diào)節(jié)曲線，增益范圍為-2~28 dB，3 dB帶寬約為300 MHz，調(diào)節(jié)步長(zhǎng)為6 dB/step，圖7(b)所示為PGA Core在最高增益檔時(shí)電阻衰減網(wǎng)絡(luò)的增益細(xì)調(diào)節(jié)曲線，調(diào)節(jié)步長(zhǎng)為1 dB/step。

wdz-t7.gif

    圖8(a)所示為可編程增益放大器在最小增益-4 dB時(shí)的瞬態(tài)仿真結(jié)果，此時(shí)輸入信號(hào)為-10 dBm，50 MHz的正弦波，可以看出此時(shí)PGA沒(méi)有波形失真，通過(guò)PSS仿真OIP3=17.6 dBm。圖8(b)所示為可編程增益放大器在最大增益28 dB時(shí)的瞬態(tài)仿真結(jié)果，此時(shí)輸入信號(hào)為-30 dBm，50 MHz的正弦波，可以看出此時(shí)PGA沒(méi)有波形失真，通過(guò)PSS仿真OIP3=25.7 dBm。

wdz-t8.gif

    圖9所示為可編程增益放大器在不同增益時(shí)的OIP3曲線，在最大增益時(shí)，在250 MHz頻率處的OIP3達(dá)到25.7 dBm，說(shuō)明PGA有很好的線性度。

wdz-t9.gif

    圖10所示為可編程增益放大器的噪聲系數(shù)曲線，在最大增益時(shí)，在250 MHz頻率處的噪聲系數(shù)NF為22.24 dB。隨著增益的減小，噪聲系數(shù)逐漸變大，但是能夠保證噪聲系數(shù)增大的值小于增益減小的值，即噪聲系數(shù)增大的步長(zhǎng)小于增益衰減的步長(zhǎng)，滿足設(shè)計(jì)要求。

wdz-t10.gif

5 結(jié)論

    本文設(shè)計(jì)了一種應(yīng)用于超寬帶無(wú)線接收機(jī)的高線性度寬帶可編程增益放大器，該P(yáng)GA采用線性度增強(qiáng)型源簡(jiǎn)并結(jié)構(gòu)的放大器加電阻衰減網(wǎng)絡(luò)的結(jié)構(gòu)，增益的調(diào)節(jié)分兩步完成，PGA Core實(shí)現(xiàn)增益調(diào)節(jié)6 dB/step，電阻衰減網(wǎng)絡(luò)實(shí)現(xiàn)增益調(diào)節(jié)1 dB/step，增益的調(diào)節(jié)由純電阻網(wǎng)絡(luò)決定，實(shí)現(xiàn)高精度的增益調(diào)節(jié)，PGA Core電路采用線性度增強(qiáng)型源簡(jiǎn)并結(jié)構(gòu)放大器，提高PGA的線性度。仿真結(jié)果表明，本文設(shè)計(jì)的PGA具有高線性度、大帶寬、低噪聲的特點(diǎn)，滿足超寬帶無(wú)線接收機(jī)對(duì)PGA的要求。

參考文獻(xiàn)

[1] ELWAN H O，ISMAIL M.Digitally programmable decibellinear CMOS VGA for low-power mixed-signal applications[J].IEEE Transactions on Circuits & Systems II Analog & Digital Signal Processing，2000，47(5)：388-398.

[2] 謝祎，衛(wèi)寶躍，張海英，等.一種高精度寬帶可編程增益放大器設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2013(10)：110-113.

[3] KHOURY J M.On the design of constant settling time AGC circuits[J].Circuits & Systems II Analog & Digital Signal Processing IEEE Transactions on，1998，45(3)：283-294.

[4] JEON O，F(xiàn)OX R M，MYERS B A.Analog AGC circuitry for a CMOS WLAN receiver[J].IEEE Journal of Solid-State Circuits，2006，41(10)：2291-2300.

[5] RAZAVI B.Design of analog CMOS integrated circuits[M].McGraw-Hill，Inc.，2000.

[6] WANG Y，AFSHAR B，YE L，et al.Design of a low power，inductorless wideband variable-gain amplifier for high-speed receiver systems[J].Circuits & Systems I Regular Papers IEEE Transactions on，2012，59(4)：696-707.

[7] LEE H D，LEE K A，HONG S.A wideband CMOS variable gain amplifier with an exponential gain control[J].IEEE Transactions on Microwave Theory & Techniques，2007，55(6)：1363-1373.

[8] 黃曉輝，楊靖華，郭桂良，等.一種用于大規(guī)模無(wú)線傳感網(wǎng)RF前端電路的dB線性可編程增益放大器[J].微電子學(xué)與計(jì)算機(jī)，2010，27(11)：46-50.

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。