伍鳳娟1，王媛媛2
?。ㄎ靼部萍即髮W 電氣與控制工程學院，陜西 西安 710054）
摘要：集成電路行業(yè)作為信息產業(yè)的基礎，其應用領域上至國防軍工下至家用電器。測試技術是檢測集成電路質量好壞的重要環(huán)節(jié)，對集成電路進行測試可有效提高芯片的成品率。測試的主要目的是保證芯片在惡劣環(huán)境下能完全實現設計規(guī)格書所規(guī)定的功能及性能指標。主要論述半導體后道測試對產品工藝的影響，旨在降低測試成本，提高測試質量及測試精度。
中圖分類號：TN407文獻標識碼：ADOI： 10.19358/j.issn.1674 7720.2016.20.008
引用格式：伍鳳娟，王媛媛. 淺析IC測試開發(fā)流程及量產數據對產品設計的影響［J］.微型機與應用，2016,35（20）：31 33.
0引言
近年來，我國集成電路產業(yè)已成為半導體行業(yè)所關注的焦點。其中集成電路測試作為設計、制造和封裝的有力技術支撐起著舉足輕重的作用。集成電路測試水平的高低直接決定著集成電路性能、質量的好壞，因此受到業(yè)界的高度重視［1］。在集成電路領域，幾乎所有的芯片在出貨之前都要經過幾道嚴格的測試，包括CP測試、FT測試及QA測試。每一道測試都會產生一系列的測試數據，由于測試程序通常是由一系列測試項目組成的，從各個方面對芯片進行充分檢測，不僅可以判斷芯片性能是否符合標準，是否可以進入市場，而且能夠從測試結果的詳細數據中充分、定量地反映出每顆芯片從結構、功能到電氣特性的各種指標。
1集成電路測試開發(fā)流程
集成電路測試主要分為兩大類：參數測試和功能測試。根據集成電路設計和制造過程中對測試的需求，可分為設計驗證測試、晶圓測試、封裝測試、可靠性測試［2］。針對不同類型的芯片，需要測試的具體項目會有所不同。如：運算放大器類產品通常需要測試靜態(tài)電流ICC、失調電壓VIO、失調電流IB、電壓增益GV、電源抑制比PSRR、共模抑制比CMRR等；電源管理類產品需要測試基準電壓Vref、工作頻率Fosc、啟動電壓Vst、關斷電壓Vuvlo等。這些測試項是產品電氣特性的直接體現，更是產品質量的靈魂［3］。集成電路測試開發(fā)就是針對這些測試項進行準確、快速、穩(wěn)定的測試。具體開發(fā)流程如圖1所示。
（1）測試參數調試
利用集成電路專用的測試系統開發(fā)平臺，按照產品設計指標及產品設計要求完成對待測芯片各測試項的調試，直至所有測試結果均分布在產品特性的Limit區(qū)間內。集成電路各測試項的測試結果分布情況如圖2所示。
?。?）測試數據比對
取一定數量的待測芯片，將經過測試參數調試后所得的測試數據與樣品數據作差值比對，若差值在容許范圍內則測試系統給出的測試結果為Pass，否則為Fail。測試數據與樣品數據比對結果如圖3所示。
?。?）測試波形確認
為了確保測試程序正確可靠，需要對波形進行確認。通常情況下取一顆芯片，針對具體測試項，將通過示波器觀察到的調試波形與樣品波形作比對，從而確保波形一致性。某芯片的調試波形與樣品波形的比對圖如圖4所示。
以上三步做完之后，一個基本的測試程序開發(fā)流程就完成了。接下來分析量產測試數據對產品工藝的影響。
2集成電路量產測試數據對產品工藝的影響
集成電路工藝的不斷演進及設計技術的不斷提高，使集成電路測試技術面臨雙重挑戰(zhàn)：制造工藝發(fā)展所帶來的測試質量提高（包括新的故障類型、新的測試向量生成方法和可靠性保障等）和設計規(guī)模不斷發(fā)展所帶來的測試成本增加［4］（包括不斷延長的測試時間、不斷增長的測試數據以及對新型測試設備的要求）。當芯片出貨量巨大時，所有這些產品的測試數據整合在一起就能夠在很大程度上反映出整個產品在設計和工藝制造上的一系列問題，而這些問題是難以在實驗室通過對小批量產品進行分析所獲得的。很多經驗豐富的設計公司都非常重視對實際量產數據的追蹤和分析，通過對這些測試數據的合理分析和利用，就能夠找到該產品在設計和生產工藝上存在的各種問題，從而幫助設計人員和生產廠改善產品的性能和良率，甚至規(guī)避未來可能出現的產品設計質量隱患。然而，遺憾的是國內很多設計公司往往忽略了這一點，或者即使意識到了量產測試數據的重要性，卻也不知道從哪里入手、怎樣去分析這些數據。因此，如何分析利用這些數據非常重要。
2.1量產數據與產品良率的關系
首先需要糾正的一個誤區(qū)是：很多設計公司在追蹤產品測試數據時只關心產品最終的良率，這顯然是不夠的。產品的某些突發(fā)工藝問題并不一定直接反映在產品最終良率變化上，所以在觀察產品良率的同時必須追蹤各個fail bin的比例變化。當某個fail bin的比例突發(fā)或漸進地發(fā)生明顯變化的時候，就需要設計人員對其進行深入調查，因為這很可能是導致產品品質波動的一個重要因素。
其次，測試程序的所有項目中除了純數字電路的測試只返回Pass/Fail信息外，其他項目結果往往都含有具體的測試數值，這些數據都反映了一顆芯片自身的某些特性，所以也必須加以恰當地計算和分析。比較常用的方法除了計算每批產品的各個測試數值的平均值外，還需要通過計算正態(tài)分布的標準方差來獲得Cp/Cpk值。只有當這些統計結果和歷史數據都基本吻合時，才可以大致認為該產品的品質是可接受和可控的。實驗證明，為保證產品良率，應盡量使Cp>3.3、Cpk>1.3，否則很可能會導致良率低下或不穩(wěn)定造成的各種損失。
最后，通常會被嚴重忽略卻又至關重要的一項指標是結果一致性確認。很多產品由于出貨量巨大，往往需要多臺測試機同時進行測試，每臺測試機有多個測試工位［5］。由于硬件有可能發(fā)生各種異常甚至事故，影響測試結果，因此測試人員必須隨時確認各臺測試機以及測試工位之間的測試結果是否一致［6］。通常情況下，某臺設備的某個工位發(fā)生問題導致良率下降往往會被總體良率數據所“淹沒”。若測試人員只關注總體良率的變化而不注重硬件之間的結果一致性指標，這些問題就會被忽略，從而導致經濟上的一系列損失。
2.2Wafer級別CP測試數據分析
與基于分離芯片的FT測試最大的不同是：CP測試是以Wafer為基本單位的，其測試結果數據不僅僅是每個die的測試結果，還包含了各個數據在整個Wafer甚至整個Lot內的分布信息［7］。這些信息是和硅片加工的工藝條件緊密結合的，能夠給設計人員和工藝工程師提供大量的量產信息，這是FT測試結果所望塵莫及的。
最典型的一個CP數據分析方法是對Wafer面內測試結果分布傾向的統計。由于單枚Wafer的面內測試結果分布受隨機因素影響較大，因此將多枚Wafer的數據根據MAP圖疊加在一起進行統計和計算［8］。圖5所示為某款芯片的CP測試良率面內分布示意圖。由圖可明顯看出該Wafer中間良率和周邊良率的不同，通過此信息可反推生產工藝上存在的問題，然而這些重要現象僅靠觀察每片Wafer的整體良率是無法及時發(fā)現的。
此外，還要確認Wafer之間以及Lot之間測試數據的變化。該指標可直接反映出Wafer之間的生產工藝穩(wěn)定性，若Fab廠的生產工藝不穩(wěn)定或發(fā)生過突發(fā)事故，就很容易從這個指標看出問題所在。圖6為Lot內25枚Wafer的良率分布圖。
圖6（a）中，除了良率波動較大以外，很難看出其他的相關信息，而從圖6（b）中就很容易發(fā)現Wafer的良率在單數枚和偶數枚上的明顯差距：單數13枚Wafer的平均良率為97.29%，而偶數12枚Wafer的良率只有94.16%。如果產品工程師對Fab工藝有足夠了解，就可以從數據上推測，良率問題很可能和生產線上某臺雙腔設備故障有關。因為如果設備有兩個腔對Wafer進行單枚輪流作業(yè)（比如一些干刻和CVD設備），必然是單數枚Wafer在一個腔加工而雙數枚在另一個腔加工，一旦某個腔內工藝條件出現問題，就會發(fā)生上述良率分布異常的現象?？梢?， Wafer間良率變化對產品工藝影響很大。
3結論
在集成電路測試開發(fā)初期，要根據測試流程嚴格比對確認，確保測試開發(fā)的可靠性、精度及穩(wěn)定性。只有在前期進行足夠的驗證工作，才能在正式量產中做到高質量、低成本。同時，作為信息寶庫重要數據的量產測試數據往往被很多設計公司所忽視，因此要高度重視對量產測試數據的分析，及時預判可能出現的異常信息并做出改進，從而提高產品工藝及質量。
參考文獻
?。?］ 俞建峰，陳翔，楊雪瑛.我國集成電路測試技術現狀及發(fā)展策略［J］.中國測試，2009，35(3):1-5.
［2］ 劉新福，杜占平，李為民. 半導體測試技術原理與應用［M］.北京：冶金工業(yè)出版社,2007.
?。?］ 夏開峰. 數據挖掘技術在半導體測試管理系統中的應用［J］.信息與電腦，2010（12）：147.
?。?］ 汪天偉. 混合集成電路測試硬件電路測試板的設計［D］.成都：電子科技大學,2013.
?。?］ MORAVEK O, HOFFMAN K.Measurement and simulation of Coaxial to Microstrip ransitions radiation properties and substrate influence［J］.Radio Engineering,2012,2(25):568-572.
［6］ JJG（軍工）32 2014.模擬集成電路測試系統檢定規(guī)程［S］.北京：國家國防科技工業(yè)局，2014-05-20.
?。?］ 秦國林，許斌，羅俊.集成電路圓片級可靠性測試［J］.微電子學，2013,20(1):144-145.
［8］ 王曄.SoC芯片并行測試中幾個值得關注的問題［J］.半導體技術，2010,35(12):1199-1203.