光刻技術是使微電子和納米電子器件在過去半個世紀中不斷微縮的基礎技術之一。該過程使用光將圖案從光掩模轉移到基板上，然后進行一系列化學處理，將曝光的圖案蝕刻到基板上，或以所需的圖案沉積新材料。

　　隨著進一步的微縮，這種傳統(tǒng)的自上而下的圖案轉印過程變得越來越復雜和昂貴。器件的進一步小型化要求對關鍵尺寸低于20nm的特征進行patterning。除了縮放分辨率外，精確的圖案放置也變得非常具有挑戰(zhàn)性。隨著高縱橫比和復雜形狀的3D結構的出現(xiàn)，有效占用空間的減少也隨之而來。

　　大約五年前，該行業(yè)開始對諸如區(qū)域選擇性沉積（area-selective deposition：ASD）和定向自組裝（directed self-assembly：DSA）之類的其他圖案化方法感興趣。這些自下而上的技術有其自身的優(yōu)點和挑戰(zhàn)，但是它們有一個共同點：它們可以提供新穎的解決方案，因此具有巨大的潛力來補充傳統(tǒng)圖案，以用于未來納米電子器件的工業(yè)制造。

　　DSA：縮小密集的規(guī)則圖案

　　從歷史上看，通過在光刻系統(tǒng)中應用較短波長的光源，可以對越來越小的和更密集的特征進行圖案化。過去這些年，波長已從436nm，405nm，365nm，248nm和193nm減小到最終的13.5nm，也就是我們熟知的極紫外（EUV）光刻。對于給定的波長，已經引入了多種圖案技術的變化，以進一步推動分辨率極限。如今，工業(yè)界正在使用例如光刻，平版印刷工藝（涉及兩個曝光步驟）或自對準雙（甚至四）圖案化。后一種技術依賴于一個光刻步驟（以創(chuàng)建預圖案）以及附加的沉積和蝕刻步驟（以實現(xiàn)原始預圖案的復制）。已知這些多圖案化過程非常復雜且昂貴。

　　幾年前，DSA已被提出作為一種有前途的互補圖案選擇。DSA基于稱為BCP（block-copolymers ）一類分子的自組裝特性。在適當?shù)那闆r下，這些材料在涂覆到晶圓上時會發(fā)生微相分離（microphase separatio）。這就可以獲取具有5-30nm特征的規(guī)則納米尺寸圖案?？梢酝ㄟ^調節(jié)聚合物的組成及其尺寸來設計圖案。通過使用線/間隔或孔的預圖案，可以進一步指導（指導）該裝配體，這是半導體行業(yè)感興趣的兩種結構。這樣，最終圖案化的pitch將比template的小得多。由此可見，DSA是一種非常規(guī)的自底向上技術，可以增強圖案的密度和分辨率。

　　主要優(yōu)點和挑戰(zhàn)：

　　IMEC已經確定了其多項優(yōu)點，以評估DSA流程與大批量生產的相關性。Imec認為與傳統(tǒng)的多圖案技術相比，成本（COO）是DSA的主要優(yōu)勢。較低的COO可以主要歸因于減少的工藝步驟，并結合使用傳統(tǒng)的光刻技術來創(chuàng)建更寬松的預圖案。英特爾在2019年IEDM會議上提出的第二個優(yōu)勢是輕松控制邊緣放置錯誤的能力，這是傳統(tǒng)圖案化方法遇到的主要挑戰(zhàn)之一。使用DSA，可以以非常均勻的方式在整個圖案化區(qū)域上獲得緊密的pitch。

　　但是，DSA雖然比傳統(tǒng)的（EUV）光刻簡單，但DSA的設計靈活性卻較低。DSA可以輕松打印常規(guī)圖案，但是很難打印非常規(guī)圖案（例如，pitch可變的圖案）。因此，將來的設計在采用DSA作為構圖技術時將不得不接受這一限制?！傲私釪SA設計”將是今后幾年要解決的重要挑戰(zhàn)。

　　缺陷率：不再是最賣座的產品：

　　最初，半導體行業(yè)對DSA并不那么樂觀，因為控制缺陷率變得非常困難。為了與工業(yè)制造相關，總缺陷密度應在1cm -2以下，這在當時很難實現(xiàn)。在自組裝過程中形成的位錯和橋接是造成總缺陷的主要原因。

　　但是，今天，imec很有信心充分控制缺陷率。近年來，imec深入研究了annihilation ，并獲得了有關如何控制位錯和橋接的基本見識。最終，該團隊能夠將退火時間從最初的2.5小時減少到只有10分鐘，從而獲得具有穩(wěn)定且足夠低的缺陷數(shù)的有序狀態(tài)。如果我們使用傳統(tǒng)的電子顯微鏡，則需要一年多的時間才能發(fā)現(xiàn)缺陷。有了這些見解，imec現(xiàn)在可以為行業(yè)提供一本手冊，其中包含一些主要 knobs ，借助這些 knobs 可以控制DSA流程的缺陷（圖1）。

　　圖1. 2017年至2019年的DSA缺陷監(jiān)視結果。

　　通過提高吞吐量可以實現(xiàn)更低，更穩(wěn)定的缺陷率。

　　邁向第二代BCP：

　　這種穩(wěn)定且低缺陷的DSA工藝是通過使用3倍圖案密度乘法實現(xiàn)的。可以使用BCP的DSA在84nm間距的預圖案上成功地圖案化28nm的最終圖案間距，該預圖案是通過193nm浸沒光刻技術獲得的。通過使用PS-b-PMMA （polystyrene-block-poly methyl methacrylate） 作為BCP，可以實現(xiàn)3x圖案致密化。

　　隨著imec朝20nm以下的間距發(fā)展，BCP鏈的長度也應減少，以實現(xiàn)更小的間距。然而，小于間距21nm的PS- b - PMMA聚合物將不再形成透明結構，從而使BCP處于混合無序狀態(tài)。為了解決這個問題，imec現(xiàn)在正在與材料供應商和大學密切合作，轉向第二代BCP，即高X BCP。迄今為止，使用PS- b -PMMA獲得的知識已轉移到新一代BCP中，從而導致了良好的自組裝過程（圖2）。

　　圖2.高χDSA生成的16nm全pitch L / S模式。

　　（圖片來源：Jan Doise /明尼蘇達大學/德克薩斯大學奧斯汀分校）。

　　目前，尚在調查一些剩余的問題。首先，在這種微小的情況下，將圖案轉移到底層材料中比想象中更具挑戰(zhàn)性。其次，需要開發(fā)新的計量技術，以能夠評估現(xiàn)在尺寸非常小的自組裝結構的缺陷性。

　　大約10年前，imec開始探索使用DSA作為替代圖案方法的想法。當時，DSA主要是一個學術研究領域?；诮陙砣〉玫倪M展，DSA現(xiàn)在在工業(yè)領域引起 了巨大興趣。這種發(fā)展伴隨著大學，材料和設備供應商以及計量學家的巨大承諾，即認真控制和檢查材料和過程。這個生態(tài)系統(tǒng)是成功的關鍵，對于下一代DSA流程的開發(fā)也是如此。

　　ASD：僅在需要時存放材料

　　對于區(qū)域選擇性沉積，將根據(jù)預定義的圖案沉積材料，而不會在其余表面上發(fā)生沉積。該選擇性沉積可以通過依賴于選擇性表面反應的沉積技術來實現(xiàn)，例如原子層沉積（ALD）和化學氣相沉積（CVD）。

　　幾年前，這種自下而上的技術也引起了半導體行業(yè)的興趣，因為它是對傳統(tǒng)的自上而下的pattering進行補充的方法。就像DSA一樣，ASD也有自己的優(yōu)點。與傳統(tǒng)光刻相比，它可以實現(xiàn)更廣泛的應用，例如在復雜的3D結構中構圖特征。ASD的另一個巨大機會是，它原則上只能在需要的地方放置結構，并且在水平和垂直方向上都具有原子精度。這樣，對于某些應用，它可能會成為一種更具可持續(xù)性和成本效益的方法，與自上而下的圖案相比，所需的化學產品和能源更少。

　　到目前為止，ASD的工業(yè)用途僅限于半導體的選擇性外延生長和互連結構中納米級金屬薄層的生長，這主要是因為僅對有限數(shù)量的工藝和材料進行了研究。為了擴大該技術的適用性，必須對表面化學，ALD和CVD工藝的表面依賴性以及前體在這些工藝中的作用有基本的了解。

　　另外，必須具有控制或減輕非生長區(qū)域缺陷的能力。自2016年以來，每年在ASD研討會上都會討論該領域的全球進展。在本次研討會上越來越多的科學貢獻反映出學術界和工業(yè)界對這一引人入勝的研究領域的興趣日益濃厚。

　　對表面化學和改性的深入了解：Imec成功地探索了幾種材料系統(tǒng)，這些系統(tǒng)有望選擇性沉積諸如TiN或Ru之類的材料，這些材料與芯片制造高度相關。據(jù)證實，例如，OH–等的SiO2 終止電介質可以用作用于生長的Ru的生長表面起作用。

　　圖3. 7.5nm厚的TiN，用ALD選擇性沉積在Si3N4（空間）上。

　　aC（線）充當非增長區(qū)域。

　　廣泛的潛在應用：

　　對ASD期間的表面化學和生長機理的更深入了解將指導新穎的ASD工藝的設計，從而實現(xiàn)更廣泛的應用。潛在的應用包括例如創(chuàng)建完全自對準的通孔。通孔是金屬結構，可將芯片后端的不同金屬層電互連。傳統(tǒng)上，通孔的形成始于對通孔開口進行圖案化并將其蝕刻到下層中。然后在通孔中填充金屬（例如釕（Ru））并進行過度填充，這意味著金屬沉積持續(xù)到在底層上形成完整的金屬層為止。蝕刻步驟和化學機械拋光步驟完成了通孔的形成（圖4）。通過這種方式，如果通孔過大或未對準，則存在短路或可靠性問題的風險。相反，利用電介質上的電介質ASD，由于創(chuàng)建了形貌，因此可以放寬通孔的對準和過大規(guī)格。

　　圖4. 8nm厚的電介質，通過ALD有選擇地沉積在低k上。

　　被甲基封端的有機膜功能化的銅線充當非生長區(qū)域。

　　其他潛在的應用是色調反轉（tone inversion）過程，通?？梢垣@得逆的材料圖案。這樣，它們可用于將孔變成柱子，或將空間變成線。ASD是用于此類應用程序的有前途的技術。使用預構圖的犧牲層作為模板，通過使用區(qū)域選擇性沉積，通過自下而上的填充獲得反面的材料圖案。當難以對材料進行傳統(tǒng)的光刻構圖時，例如對于TiN或Ru之類的硬掩模材料，使用ASD進行色調反轉可以提供解決方案。此外，由于不需要過量填充和CMP步驟，因此該解決方案比傳統(tǒng)方法需要更少的處理步驟。用于音調反轉的ASD也可以擴展到較小的特征尺寸。

　　對于極端狹窄的溝槽或孔（例如，互連過孔），甚至高縱橫比的結構（例如，Supervia），或垂直放置在復雜的3D結構（例如，垂直孔）中，ASD也是一種候選方法?；パa場效應晶體管（或CFET）。潛在的應用不限于此處列出的那些。

　　一種破壞性方法，無抗蝕劑光刻：

　　更具有破壞性的是，imec正在探索ASD作為替代無抗蝕劑光刻方法的潛力，以支持高NA（0.55數(shù)值孔徑（NA））EUV光刻工藝。高NA光刻有望成為下一代EUV光刻工藝，有望推動半導體規(guī)模向3nm以下技術節(jié)點發(fā)展。具有高數(shù)值孔徑光學器件的EUV光刻通常需要非常薄的光刻膠層，很難均勻地實現(xiàn)。而且，當前的光致抗蝕劑材料具有非常復雜的化學組成。當暴露在EUV光下時，暴露區(qū)域和未暴露區(qū)域之間的側壁可能會顯示出較高的粗糙度，從而導致有效特征尺寸發(fā)生波動。

　　在尋找用于高NA EUV光刻的最佳光刻膠材料的同時，imec正在研究在不使用光刻膠材料的情況下創(chuàng)建光刻圖案化掩模的可行性（圖5）。

　　圖5.無抗蝕劑的EUV光刻（右）與常規(guī)EUV光刻（左）的概念。

　　就像傳統(tǒng)的EUV光刻一樣，無抗蝕劑光刻也使用EUV光子發(fā)射。但是在這種情況下，僅頂表面需要暴露在光源下，從而可以減少暴露所需的EUV劑量。

　　如今，支持ASD的EUV光刻的主要目標是與相關材料的區(qū)域選擇性沉積相結合，以建立對表面改性機制的基本理解。此外，這項工作的基本部分是研究EUV光與改性和未改性材料表面的相互作用。這項研究在很大程度上受到建模工作以及Attolab中即將可用的工具的支持。Attolab是imec和KMLabs的一項聯(lián)合計劃，最近成立的目的是使研究EUV光子吸收及其后續(xù)過程的時間跨度達到前所未有的范圍。

　　總結

　　DSA和ASD都被認為是有前途的自下而上的構圖方法，可以補充傳統(tǒng)的自上而下的構圖方案。當圖案化密集的規(guī)則結構時，DSA是一項冠軍技術。與傳統(tǒng)的圖案化相比，該技術有望降低擁有成本，并降低邊緣放置誤差。Imec控制缺陷的能力是邁向工業(yè)應用的重要一步。另一方面，ASD是一種新穎的方法，它允許以很高的精度僅在需要的地方放置結構。只要能夠充分理解表面化學，表面鈍化和沉積機理，并控制缺陷率，該技術就有望在芯片制造領域得到廣泛的應用-從色調反轉到無抗蝕劑光刻。