在電子產(chǎn)品向小型化、集成化方向發(fā)展的趨勢(shì)下，系統(tǒng)級(jí)封裝SiP（System In a Package系統(tǒng)級(jí)封裝）受到了業(yè)界的青睞。

　　從市場(chǎng)情況上看，SiP主要應(yīng)用在智能手機(jī)、TWS耳機(jī)、智能手表等對(duì)小型化要求高的消費(fèi)電子領(lǐng)域。根據(jù)智研咨詢統(tǒng)計(jì)，智能手機(jī)占據(jù)SiP下游產(chǎn)品應(yīng)用的70%，是最主要的應(yīng)用場(chǎng)景。而近年來(lái)，隨著SiP模塊成本的降低、效率的提升、以及制造流程趨于成熟，采用這種封裝方式的應(yīng)用領(lǐng)域已從消費(fèi)電子市場(chǎng)領(lǐng)域逐漸滲透拓展至工業(yè)控制、智能汽車(chē)、云計(jì)算、醫(yī)療電子等諸多新興領(lǐng)域。

　　在這些新興市場(chǎng)的帶動(dòng)下，SiP迎來(lái)了更大的發(fā)展機(jī)會(huì)。根據(jù)Yole數(shù)據(jù)統(tǒng)計(jì)，2019年系統(tǒng)級(jí)封裝市場(chǎng)規(guī)模約為134億美元，預(yù)計(jì)2025年市場(chǎng)規(guī)模將達(dá)到188億美元，復(fù)合年增長(zhǎng)率為6%。

　　SiP封裝市場(chǎng)的新玩家

　　站在半導(dǎo)體封裝技術(shù)發(fā)展的角度看，SiP由于專(zhuān)利壁壘小、可以異質(zhì)集成、縮短產(chǎn)品上市周期等眾多優(yōu)點(diǎn)等被半導(dǎo)體前后道廠商所關(guān)注，逐漸扛起后摩爾時(shí)代集成度持續(xù)提高的重任。

　　在市場(chǎng)推動(dòng)和技術(shù)發(fā)展的雙重價(jià)值下，不少?gòu)S商都在致力于拓展SiP市場(chǎng)。傳統(tǒng)半導(dǎo)體封裝龍頭，包括日月光、長(zhǎng)電科技、通富微電以及華天科技等多家廠商都擁有這方面的實(shí)力。

　　但除了這些傳統(tǒng)OSAT廠商外，還有一些新玩家正在加入到SiP的競(jìng)爭(zhēng)中。

　　這其中就包括去年剛從歌爾股份拆分出來(lái)的歌爾微電子有限公司。根據(jù)歌爾股份的公告顯示，SiP將作為歌爾微電子所關(guān)注的重點(diǎn)發(fā)展領(lǐng)域之一。

　　歌爾微電子認(rèn)為，就前端環(huán)節(jié)而言，SiP相較于SoC具有很多優(yōu)點(diǎn)。例如，在向集成化發(fā)展的過(guò)程中，Si和III-V族化合物芯片工藝制程不兼容，IC與MEMS工藝不兼容，主動(dòng)器件與無(wú)源器件工藝不兼容，采用SoC無(wú)法將不同材料、不同工藝的器件異質(zhì)集成，而SiP可以利用異質(zhì)集成解決不同芯片工藝的兼容問(wèn)題。此外，SiP還在專(zhuān)利壁壘，開(kāi)發(fā)成本、研發(fā)周期方面具有優(yōu)勢(shì)。在后端環(huán)節(jié)，SiP相對(duì)于傳統(tǒng)的PCBA也具有很多優(yōu)點(diǎn)，如減小尺寸、增強(qiáng)性能、延長(zhǎng)產(chǎn)品生命周期，降低后端應(yīng)用企業(yè)的設(shè)計(jì)難度以及供應(yīng)鏈管理成本，提高產(chǎn)品可靠性等。

　　歌爾微電子表示：“歌爾微電子作為國(guó)內(nèi)MEMS領(lǐng)先企業(yè)，發(fā)展SiP業(yè)務(wù)可以提供從設(shè)計(jì)-封測(cè)-成品的一站式服務(wù)。此外，歌爾股份的整機(jī)業(yè)務(wù)，如智慧穿戴、耳機(jī)、AR/VR等對(duì)于產(chǎn)品小型化和SiP產(chǎn)品需求可以作為SiP業(yè)務(wù)的直接出?？??！?/p>

　　SiP雖然很熱，但產(chǎn)業(yè)生態(tài)尚不健全，仍面臨很多挑戰(zhàn)。歌爾微電子指出：“裸芯片等供應(yīng)鏈資源，以往商業(yè)模式，芯片廠商自行或委托封測(cè)廠以IDM或OSATs模式封測(cè)后出售，而SiP可能涉及多家不同品牌的芯片，芯片廠商通常不愿意以裸芯片形式出貨，況且出貨后還需要相應(yīng)的技術(shù)支持，和以往的模式不同；目前只能靠量或者客戶影響力進(jìn)行商業(yè)談判獲取。”

　　此外，SiP由于集成了多顆芯片在測(cè)試和良率方面的挑戰(zhàn)較大。測(cè)試方面，由于都集成在一起，管腳的互連會(huì)導(dǎo)致某些可測(cè)性喪失；另外從測(cè)試時(shí)間及成本角度也不可能保證每個(gè)芯片都測(cè)試。測(cè)試流程也會(huì)發(fā)生變化，以往封裝好了進(jìn)行測(cè)試，現(xiàn)在要邊封邊側(cè)，以確保良率。良率方面，SiP中集成了眾多芯片與器件，每個(gè)芯片/器件封測(cè)中的良率損失都會(huì)加成到最終的SiP模塊上。SiP模塊的成本相對(duì)于單一芯片封裝成本高出許多，良率的重要性極其關(guān)鍵。

　　SiP成本的降低依賴于產(chǎn)品生態(tài)以及出貨量。通常而言，由于SiP集成了眾多器件，對(duì)于后端應(yīng)用廠商而言，減少了產(chǎn)品的設(shè)計(jì)難度、降低了供應(yīng)鏈管控成本、縮短了產(chǎn)品上市周期。對(duì)于成本的降低是有利的。但是SiP模塊的開(kāi)發(fā)成本、周期以及出貨量均需要綜合考慮。定制開(kāi)發(fā)通常為一些有實(shí)力的大客戶，成本的降低取決于單一產(chǎn)品的出貨量以及產(chǎn)品的高端定位實(shí)現(xiàn)。

　　歌爾/立訊等作為智能終端的核心供貨商，以SiP取代傳統(tǒng)的PCBA方案，實(shí)現(xiàn)集成度和性能的提高，也在布局封裝業(yè)務(wù)。對(duì)于一些材料廠商，如PCB/基板廠商，則基于現(xiàn)有制程開(kāi)發(fā)芯片/器件埋入技術(shù)等先進(jìn)制程等。歌爾微電子強(qiáng)調(diào)：“SiP的出現(xiàn)導(dǎo)致產(chǎn)業(yè)鏈的界限不再清晰，各環(huán)節(jié)需要協(xié)同工作，共同推進(jìn)半導(dǎo)體集成度的提高?！?/p>

　　資料來(lái)源：根據(jù)Yole Development 2019，歌爾微電子加工整理

　　材料是SiP發(fā)展的重要一環(huán)

　　SiP市場(chǎng)的發(fā)展，需要全產(chǎn)業(yè)鏈的支持。其中，材料就是SiP發(fā)展過(guò)程中的一個(gè)重要環(huán)節(jié)之一。

　　作為全球領(lǐng)先的電子材料供應(yīng)商，漢高從半導(dǎo)體封裝到電路板組裝，從顯示屏材料到散熱管理，能夠?yàn)槿蚣爸袊?guó)眾多客戶提供全方位電子材料及解決方案。對(duì)于SiP市場(chǎng)的發(fā)展，漢高也對(duì)此有著獨(dú)到的看法。

　　漢高認(rèn)為，手機(jī)穿戴裝置與射頻模組 5G手機(jī)以及智能手表等穿戴裝置是目前推動(dòng)SiP向前發(fā)展的主力，而高端電腦處理器、伺服器等應(yīng)用則是SiP未來(lái)的成長(zhǎng)動(dòng)力。

　　就SiP材料領(lǐng)域而言，“可以想象異質(zhì)化整合與微型化是SiP封裝的必要技術(shù)”，漢高相關(guān)負(fù)責(zé)人表示：“異質(zhì)整合跟微型化在這的意思是，將兩個(gè)、甚至多個(gè)不同性質(zhì)的電子元件整合在一個(gè)Package中，除了要解決空間限制，更要解決散熱以及電磁波干擾的問(wèn)題?！?/p>

　　為了滿足市場(chǎng)對(duì)SiP材料的需求，漢高推出了可用于功率IC和分立器件的半燒結(jié)芯片粘接膠，以滿足更高的散熱需求，此外，漢高還陸續(xù)推出了專(zhuān)為倒裝芯片器件而設(shè)計(jì)的毛細(xì)底部填充劑以及保護(hù)蓋及強(qiáng)化件粘接粘合劑。

　　值得一提的是，漢高還推出了芯片級(jí)電磁干擾（EMI）屏蔽解決方案，這些技術(shù)包括在封裝體內(nèi)提供分腔式的屏蔽保護(hù)和在封裝表面提供覆膜式屏蔽保護(hù)。分腔式和覆膜式電磁干擾屏蔽保護(hù)可以實(shí)現(xiàn)更小、更輕薄的電子產(chǎn)品設(shè)計(jì)。

　　據(jù)漢高相關(guān)負(fù)責(zé)人表示：“漢高的粘膠技術(shù)能夠靈活滿足單層芯片的多種需求，優(yōu)秀的可靠性與粘結(jié)性能，兼容多種噴霧涂覆和點(diǎn)膠方式，這種方式投入成本低，制程簡(jiǎn)單潔凈?！?/p>

　　EDA在SiP市場(chǎng)扮演的角色

　　除了材料方面以外，在芯片設(shè)計(jì)越來(lái)越復(fù)雜的情況下，EDA工具在半導(dǎo)體產(chǎn)業(yè)鏈中的各個(gè)環(huán)節(jié)也起到了重要的作用。SiP作為新興的封裝技術(shù)技術(shù)之一，同樣離不開(kāi)EDA工具的支持。

　　SiP的發(fā)展，促進(jìn)了EDA工具迭代。SiP的到來(lái)，對(duì)EDA產(chǎn)生的影響首先是適應(yīng)設(shè)計(jì)方法的改變。Cadence公司產(chǎn)品市場(chǎng)總監(jiān)孫自君先生指出，如何簡(jiǎn)化SiP的設(shè)計(jì)過(guò)程將是推動(dòng)對(duì)系統(tǒng)級(jí)封裝（SiP）芯片技術(shù)需求的最關(guān)鍵能力。一個(gè)完整的設(shè)計(jì)流程與工具支持將使得產(chǎn)品開(kāi)發(fā)工作大幅簡(jiǎn)化，工具對(duì)未來(lái)技術(shù)的擴(kuò)展性，向下兼容以及數(shù)據(jù)交換的標(biāo)準(zhǔn)化都是必要的考量點(diǎn)。

　　從系統(tǒng)芯片（SoC）過(guò)渡到SiP的設(shè)計(jì)方法，給芯片設(shè)計(jì)人員和封裝設(shè)計(jì)人員都帶來(lái)了新的挑戰(zhàn)。對(duì)硅基板的布局和驗(yàn)證提出了新的挑戰(zhàn)。諸如LVS, Layout vs. Schematic和metal balance金屬平衡之類(lèi)的需求以及為頂級(jí)連接性定義和管理top netlist的要求變得至關(guān)重要。

　　因?yàn)樾⌒突o湊化，除了電性之外，電與熱的交互也需要非常完整的設(shè)計(jì)能力，包括熱感知設(shè)計(jì)方法，E-T Co-simulation。最重要的是，采用多個(gè)Chiplet進(jìn)行布局和驗(yàn)證設(shè)計(jì)將給IC設(shè)計(jì)團(tuán)隊(duì)和封裝設(shè)計(jì)人員帶來(lái)新的挑戰(zhàn)。擴(kuò)展以支持多個(gè)Chiplet的設(shè)計(jì)工具和方法對(duì)于項(xiàng)目的成敗至關(guān)重要。

　　其二是對(duì)標(biāo)準(zhǔn)化提出了新的要求，Cadence指出與傳統(tǒng)的硬Hard IP layout 或Soft IP netlist相比，經(jīng)過(guò)物理實(shí)現(xiàn)和測(cè)試的Chiplet是更好的選擇。這些Chiplet是下一代設(shè)計(jì)的關(guān)鍵。今天已經(jīng)有許多用Chiplet來(lái)構(gòu)建和設(shè)計(jì)的產(chǎn)品，但是其中的大部分工作還是要人工完成。就是說(shuō)，幾乎所有基于Chiplet的設(shè)計(jì)今天都在垂直集成IDM （垂直整合制造）的公司中完成，這些公司還設(shè)計(jì)了模塊化或分解的SoC?；贑hiplet的架構(gòu)向主流市場(chǎng)的擴(kuò)展，使Chiplet變得廣泛可用。

　　商業(yè)化Chiplet的愿景將要求IP提供商在進(jìn)一步發(fā)展之前，先幫助使用者挑選出合適的商業(yè)模型。例如如何計(jì)價(jià)。

　　這種基于Chiplet的架構(gòu)允許設(shè)計(jì)人員直接應(yīng)用IP，而無(wú)需考慮其不同的工藝節(jié)點(diǎn)或技術(shù)如模擬、數(shù)字或混合信號(hào)。設(shè)計(jì)師可以專(zhuān)注于他們?yōu)樵O(shè)計(jì)帶來(lái)的功能實(shí)現(xiàn)或價(jià)值提升。

　　可以幫助實(shí)現(xiàn)這一愿景的一個(gè)顯而易見(jiàn)的領(lǐng)域是Chiplet標(biāo)準(zhǔn)的開(kāi)發(fā)技術(shù)和設(shè)計(jì)文檔編制。包括 I-O間距、通信接口和相應(yīng)的產(chǎn)業(yè)技術(shù)標(biāo)準(zhǔn)的適用性，low power/low BER,low latency 還有Tool kit與設(shè)計(jì)參考PDK。

　　所以一套經(jīng)過(guò)多個(gè)業(yè)界領(lǐng)先的廠商共同探討的完整設(shè)計(jì)流程，從數(shù)字IC、模擬和混合信號(hào)設(shè)計(jì)、先進(jìn)封裝三個(gè)方向切入的設(shè)計(jì)體系，將設(shè)計(jì)與仿真流程融合在一起將是產(chǎn)業(yè)能不能抓住市場(chǎng)機(jī)會(huì)的重要先機(jī)。

　　孫自君先生表示：“在整個(gè)IC封裝生態(tài)系統(tǒng)方面，我們看到所有大型半導(dǎo)體代工廠現(xiàn)在都提供其先進(jìn)封裝的版本。通過(guò)采用參考流程和PDK來(lái)支持設(shè)計(jì)團(tuán)隊(duì)的新方式，這在很多方面為封裝界帶來(lái)了新的想法。這是一個(gè)新的機(jī)遇，也許利用通用開(kāi)發(fā)PDK設(shè)計(jì)套件或是封裝參考流程，可以用合理的成本推動(dòng)新的產(chǎn)業(yè)的升級(jí)動(dòng)能。Cadence自2007開(kāi)始就協(xié)助業(yè)界開(kāi)始設(shè)計(jì)3D IC，目前在市場(chǎng)上已經(jīng)有很多眾所周知的產(chǎn)品，如領(lǐng)先的手持通訊產(chǎn)品就是采用Cadence的工具設(shè)計(jì)和制造，也是現(xiàn)在唯一的3D IC全流程設(shè)計(jì)工具公司。”

　　同時(shí)，隨著全球電子化進(jìn)程的開(kāi)展，電子產(chǎn)業(yè)發(fā)展興旺，手機(jī)、電腦等產(chǎn)品的出貨量長(zhǎng)期穩(wěn)居世界第一，消費(fèi)電子、電動(dòng)汽車(chē)等產(chǎn)業(yè)也帶來(lái)了大量的消費(fèi)需求，目前中國(guó)已成為全球第一大消費(fèi)電子生產(chǎn)國(guó)和消費(fèi)國(guó)。市場(chǎng)需求的爆發(fā)式增長(zhǎng)必定推動(dòng)上游半導(dǎo)體產(chǎn)業(yè)的高速發(fā)展，對(duì)于封測(cè)環(huán)節(jié)更有望深度受益。

　　就用于SiP市場(chǎng)的EDA工具而言，Cadence認(rèn)為未來(lái)的競(jìng)爭(zhēng)將圍繞三個(gè)方面展開(kāi)：

　　一、系統(tǒng)架構(gòu)：設(shè)計(jì)規(guī)劃，局部?jī)?yōu)化，全局最佳化、功能管理

　　二、設(shè)計(jì)互連：頂層netlist，布局規(guī)劃，RDL，interposer，Die Stackplanning and Layout

　  三、功能驗(yàn)證：On/off chip SI,PI, EM, IR,Electrical-Thermal, CMP, Step Height, Local Planarity, physical verificationand test, and DRC

　　除了上述文中所提到的傳統(tǒng)OSAT、材料和EDA方面對(duì)SiP市場(chǎng)發(fā)展產(chǎn)生了一定的影響，設(shè)備、電子制造商等也是SiP產(chǎn)業(yè)鏈中不可忽視的環(huán)節(jié)。為了進(jìn)一步加強(qiáng)SiP產(chǎn)業(yè)鏈之間交流，ELEXCON電子展暨嵌入式系統(tǒng)展同期將舉辦中國(guó)系統(tǒng)級(jí)封裝大會(huì)（SiP Conference China）。

　　根據(jù)官方消息顯示，2021年的SiP系統(tǒng)級(jí)封裝與先進(jìn)封測(cè)專(zhuān)區(qū)暨第五屆中國(guó)系統(tǒng)級(jí)封裝大會(huì)將于2021年9月1-3日亮相ELEXCON深圳國(guó)際電子展暨嵌入式系統(tǒng)展，展示業(yè)內(nèi)領(lǐng)先企業(yè)及尖端技術(shù)產(chǎn)品，三天的精彩活動(dòng)，囊括了優(yōu)秀的電子系統(tǒng)設(shè)計(jì)、SiP封裝專(zhuān)業(yè)知識(shí)、以及SiP設(shè)計(jì)鏈的方方面面，同時(shí)匯集了OSAT、EMS、OEM、IDM、無(wú)晶圓半導(dǎo)體設(shè)計(jì)公司和硅晶圓代工廠以及原材料和設(shè)備的裝配和測(cè)試供應(yīng)商，讓IC設(shè)計(jì)與封測(cè)、SiP封裝、EMS/OEM組裝、半導(dǎo)體材料及制造設(shè)備等優(yōu)質(zhì)廠商匯聚一堂，共襄5G時(shí)代SiP封裝領(lǐng)域新商機(jī)。