DRAM是存儲器市場當中最大細分領域。同時，隨著服務器、智能手機、PC等產品對DRAM需求的增長，這類半導體產品將迎來新一輪的超級成長時期。
從結構上看，DRAM存儲器，存儲單元由一個電容器和一個晶體管組成。電容器用于存儲電荷，晶體管用于訪問電容器，可以讀取存儲了多少電荷，也可以存儲新的電荷。但隨著小型化、集成化的發(fā)展，DRAM的缺點也暴露了出來——單個晶體管不能很好地將電荷保持在小電容器中。它將使電流從電容器泄漏或流向電容器，從而隨著時間的流逝而失去其明確定義的充電狀態(tài)。通過定期刷新DRAM可以避免此問題，但這意味著讀取存儲器的內容并將其重新寫回。
而在數(shù)據(jù)處理需求的激增下，這種類型的DRAM并更好地滿足未來市場需求。因此，業(yè)界也在尋找新的技術來改善目前DRAM的技術。在這個過程當中，有一些企業(yè)和機構對無電容 DRAM技術展開了研究。
DFM
動態(tài)閃存（Dynamic Flash Memory：DFM）是由Fujio Masuoka博士創(chuàng)立的公司Unisantis Electronics推出的。據(jù)介紹，這是一種比DRAM或其他類型的易失性存儲器更快，更密集的技術，并將有希望成為DRAM的替代者。
DRAM是一種易失性的、基于電容的、破壞性讀取形式的存儲器——長期以來，它的挑戰(zhàn)一直是在不增加功耗的情況下繼續(xù)封裝在更低的成本中。
DFM也是易失性存儲器的一種，但是由于它不依賴于電容器，因此泄漏路徑較少。采用這種技術的開關晶體管和電容器之間沒有連接。
在DFM開發(fā)的過程當中，垂直環(huán)繞門晶體管（SGT）技術充當著重要的角色。據(jù)介紹，垂直SGT為最終的電路實現(xiàn)提供了幾個關鍵特性：與平面和FinFET晶體管相比，提高了面密度；由于對晶體管通道的周圍柵極進行了強大的靜電控制，因此降低了泄漏功率，針對最終應用優(yōu)化晶體管寬度和長度尺寸，無論是高性能還是極低的功耗。
DFM / SGT技術仍會泄漏電荷，但速率要比DRAM慢得多，并且讀取是無損的。這意味著刷新周期之間的間隔更長，因此有更多的讀寫帶寬。DFM / SGT提供塊刷新和擦除，并且比DRAM提供更快的訪問速度。
Unisantis聲稱，在仿真中，DFM具有很大的潛力，其密度是DRAM的四倍，并且具有顯著的Gb / mm?改善。它說，使用DFM的單元結構，當今對DRAM（當前為16Gb）的限制可能會立即增加到64Gb內存。
Unisantis已經發(fā)展了DFM概念，現(xiàn)在正尋求發(fā)展一系列的內存和鑄造合作伙伴關系，以公開測試和演示DFM的功能和潛力。
2T0C DRAM
除了DFM外，來自佐治亞理工、圣母大學、羅徹斯特理工學院的研究者也曾提出了一種新型的無電容DRAM。
在去年舉行的 IEEE 國際電子設備會議（IEDM）上，該研究小組表示：“這種新型的DRAM 由氧化物半導體制成，并內置在處理器上方的各層中，其位長是商用 DRAM 的數(shù)百或數(shù)千倍，并且在運行大型神經網絡時可以提供較大的區(qū)域，節(jié)省大量能源?！?/p>
這種新的嵌入式DRAM僅由兩個晶體管制成，沒有電容器（2T0C）。這之所以可行，是晶體管的柵極是自然的（盡管很小）電容器。因此，代表該位的電荷可以存儲在此處。該設計具有一些關鍵優(yōu)勢，特別是對于AI。
據(jù)了解，2T0C DRAM單元讀取數(shù)據(jù)，無需破壞數(shù)據(jù)，不必重寫數(shù)據(jù)。該研究小組成員表示，2T0C的排列方式不適用于硅邏輯晶體管。由于晶體管的柵極電容太低并且通過晶體管的泄漏太高，任何位都會立即流失。因此，研究人員轉向由非晶氧化物半導體制成的設備。
在這種方法的指導下，比利時微電子研究中心（Imec）的研究人員在國際電子器件會議（IEDM）上推出了一種類似的 2T0C 嵌入式方案，該方案使用銦鎵鋅氧化物（IGZO）作為半導體。Imec的高級科學家Attilio Belmonte指出，IGZO必須在有氧的情況下進行退火，以修復由氧空位引起的材料缺陷。這具有減少IGZO中可有助于電流流動的自由電子數(shù)量的作用，但是如果沒有它，這些設備將不會像開關那樣起作用。
VLT技術
Kilopass也曾在2016年推出過VLT技術來實現(xiàn)無電容DRAM。
據(jù)了解，Kilopass的VLT采用無電容結構，通過垂直方式實現(xiàn)晶閘管架構，從而使存儲單元更加緊湊。緊湊的結構加上所需的物理器件，構造出制造工藝簡單的交叉點內存，這將帶來一項與DDR標準兼容，并且比當時頂尖的20納米DRAM制造成本低45%的新技術。
與2T0C DRAM不同的是，據(jù)當時的媒體報道稱，VLT技術存儲技術無需任何新材料，可以做到與邏輯CMOS工藝100%兼容。
Z-RAM
Z-RAM由Innovative Silicon進行開發(fā)的，這也是一種無電容器的新型DRAM。據(jù)此前的報道顯示，Z-RAM是一個單晶體管DRAM，僅由一個晶體管作為存儲位單元。與由單個晶體管和復雜電容器組成的DRAM不同，不需要電容器或其他結構即可形成Z-RAM存儲位單元。
Z-RAM依靠floating body效應，即絕緣體上硅（SOI）工藝的偽影，該工藝會將晶體管放置在隔離的槽中（晶體管體電壓相對于槽下方的晶圓襯底“float”）。floating body效應導致在 tub的底部和下面的基板之間出現(xiàn)可變電容。floating body效應通常是一種寄生效應，會影響電路設計，但也可以在不添加單獨電容器的情況下構建類似于DRAM的單元，然后，floating body效應便取代了常規(guī)電容器。因為電容器位于晶體管的下方（而不是像常規(guī)DRAM那樣與晶體管相鄰或位于晶體管上方），所以名稱“ Z-RAM”的另一個含義是它沿負z方向延伸。
在Z-RAM存儲單元中，通過使用碰撞電離產生多余的空穴和殘留的正電荷，邏輯狀態(tài)存儲在晶體管的浮體中。與DRAM中的電容器不同，讀取操作不會嘗試直接測量存在的電荷量。取而代之的是，電荷將柵極閾值電壓改變?yōu)榇蠹s1伏，從而提供了可觀的讀取噪聲容限。
RAM是在標準SOI邏輯過程中實現(xiàn)的，因此它將在邏輯上遷移到SOI所在的相同應用程序區(qū)域中。有報道稱，它在速度、功率和密度方面的廣泛可配置性使它幾乎可以應用于任何使用高速內存的地方，特別是在高性能SOI應用程序中。
然而，隨著傳統(tǒng)SRAM制造技術的進步（最重要的是，向32nm制造節(jié)點的過渡），Z-RAM失去了它的優(yōu)勢。
這種趨勢也反應在其商業(yè)應用上。據(jù)維基百科的介紹顯示，雖然AMD在2006年批準了第二代Z-RAM，但該處理器制造商在2010年1月放棄了Z-RAM計劃。類似地，DRAM生產商SK Hynix也在2007年授權Z-RAM用于DRAM芯片，Innovation Silicon在2010年3月宣布，他們正在聯(lián)合開發(fā)一種非SOI版本的Z-RAM，可以用更低成本的批量CMOS技術生產，但該公司在2010年6月29日倒閉了。隨后，其專利組合于2010年12月被美光科技收購。
另外一種途徑
與無電容器DRAM這種方式相比，IBM則提出了另外一種方式，這也被視為是推動DRAM繼續(xù)發(fā)展的另外一條途徑。
IBM表示，過去的二十年中，人們一直在嘗試擺脫電容器，從而進一步減少DRAM單元的面積和制造成本。而為了進一步縮小尺寸，拆掉電容器幾乎已成為當務之急。這就要求做到在不減少可存儲電荷量的情況下，縮小cell的橫向尺寸，那就留出了一條可供制造的途徑，即：使電容器“藏”得更深。
但IBM指出，從長遠來看，這是一個瓶頸，這不僅是由于幾何（geometrical）約束，而且還因為“孔”（well）頂部的電荷積累使使用整個存儲容量更具挑戰(zhàn)性。而將電荷存儲在晶體管主體中已被認為是進一步縮小尺寸的最佳策略。研發(fā)人員已經使用硅對無電容器DRAM cell的不同變體進行了實驗研究。但是很少有人關注基于替代半導體材料的類似概念。在2019年的《自然電子雜志上》，IBM展示了有史以來最小的無電容器DRAM，其存儲單元長度只有14納米。
這是一個單晶體管，無電容器的DRAM cell，它使用晶體管主體作為一種電容器，其中的電荷（在這種情況下為空穴）被臨時存儲在其中。電子空穴從晶體管主體的注入和抽出使得能夠調節(jié)晶體管的靜電行為，從而導致兩個不同的電流水平。像InGaAs這樣的III-V材料通常具有比硅更小的帶隙，而硅原則上具有在低得多的電壓下工作的潛在優(yōu)勢。反過來，這轉化為可能更低的功耗。
IBM方便表示，他們已經證明了無電容器MSDRAM cell的柵極長度為14納米的可行性。通過使用晶體管本體來存儲電子空穴數(shù)量，我們能夠獲得對應于二進制狀態(tài)0和1的兩個不同的電流電平。而該存儲器概念的實驗實現(xiàn)證實了TCAD仿真獲得的結果。
與基于硅的實現(xiàn)相比，IBM使用InGaAs的新穎概念為實現(xiàn)DRAM存儲器的積極小型化提供了一條有希望的途徑，同時還降低了功耗。從有關性能指標（例如保留時間）的這一概念進一步改進的潛力，而IBM艱辛存在可行的策略來實現(xiàn)這些改進。
從這些新技術的出現(xiàn)中，我們得以預見，DRAM正在開啟新一輪的變化。而哪種技術能夠取代現(xiàn)在的DRAM，還需要市場的考驗。
