《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > EDA與制造 > 業(yè)界動(dòng)態(tài) > 三星推新工藝,將FinFET帶到28nm,首攻CIS堆疊?

三星推新工藝,將FinFET帶到28nm,首攻CIS堆疊?

2021-10-08
來(lái)源:半導(dǎo)體行業(yè)觀察
關(guān)鍵詞: 三星 FinFET 28nm CIS堆疊

  盡管大多數(shù)關(guān)于芯片制造的討論都集中在行業(yè)的前沿和極快且復(fù)雜的方面,但現(xiàn)在,對(duì)“傳統(tǒng)”工藝技術(shù)的需求比以往任何時(shí)候都高,而且數(shù)量也比最新和最好的要大得多。這些傳統(tǒng)工藝構(gòu)成了大多數(shù)現(xiàn)代電子產(chǎn)品的支柱,因此能夠以更低的成本/功耗提供同等技術(shù)對(duì)于制造商和芯片設(shè)計(jì)人員來(lái)說(shuō)通常是雙贏的。

  為此,三星宣布推出新的 17 納米工藝節(jié)點(diǎn),專為仍在使用平面 28 納米工藝但希望利用 14 納米 FinFET 技術(shù)的客戶而設(shè)計(jì)。

  在現(xiàn)代處理器設(shè)計(jì)中,制造工藝節(jié)點(diǎn)帶有一組設(shè)計(jì)規(guī)則。要在該節(jié)點(diǎn)上設(shè)計(jì)芯片,它必須遵循這些設(shè)計(jì)規(guī)則。通常這些規(guī)則會(huì)有絕對(duì)的最壞情況限制,但如果芯片設(shè)計(jì)人員可以利用這些限制來(lái)優(yōu)化他們的產(chǎn)品,那么熟悉什么可以做或不可以做是有好處的。

  因此,像三星 28 納米這樣使用平面晶體管的工藝,將有一套不同于三星使用 3D FinFET 晶體管的 14 納米的設(shè)計(jì)規(guī)則。設(shè)計(jì)規(guī)則還考慮了將電源放置在何處、連接性、從晶體管到用于封裝的接觸焊盤的金屬堆疊。

  在制造方面,從高層次上講,有兩三個(gè)主要部分需要考慮。生產(chǎn)線前端 (FEOL) 是電路制造、設(shè)計(jì)晶體管的起點(diǎn)。當(dāng)我們談?wù)撉把丶夹g(shù)時(shí),它是內(nèi)在應(yīng)用的 FEOL 部分,因?yàn)槲覀冃枰絹?lái)越好的工具來(lái)在硅中制造越來(lái)越小的細(xì)節(jié),以獲得最好的晶體管。一旦 FEOL 用晶體管完成了許多層,晶圓就會(huì)移動(dòng)到線路后端 (BEOL) 以用于其余電路——BEOL 負(fù)責(zé)放置連接線層、電源層和所有輔助連接。BEOL 之后,芯片將進(jìn)行測(cè)試、切割(劃片)和封裝。

  有時(shí),術(shù)語(yǔ)中間線或中間線末端 (MEOL) 用于具有專為多芯片堆疊設(shè)計(jì)的硅通孔 (TSV) 的芯片。

  在整體層面上,任何工藝節(jié)點(diǎn)(例如 28nm)的 FEOL 和 BEOL 都有針對(duì)這兩個(gè)細(xì)分市場(chǎng)的 28nm 版本設(shè)計(jì)規(guī)則。有時(shí),制造商會(huì)將 FEOL 上的一套設(shè)計(jì)規(guī)則與 BEOL 上的另一套設(shè)計(jì)規(guī)則結(jié)合起來(lái),以生產(chǎn)具有兩者的某些功能的新產(chǎn)品線。這就是三星在三星代工論壇宣布的新 17nm / 17LPV(低功耗值)工藝正在做的事情。

  17LPV 將結(jié)合 14nm FEOL,有效地將 14nm FinFET 晶體管與 28nm BEOL 進(jìn)行連接。這意味著客戶可以以額外的成本獲得 FinFET 設(shè)計(jì)的性能/功率優(yōu)勢(shì),而無(wú)需支付更高密度的 BEOL 的額外成本。最終,芯片尺寸可能仍由較大的節(jié)點(diǎn) BEOL 決定,但似乎需要較低功率的晶體管。

  三星聲稱,與傳統(tǒng)的 28 納米工藝相比,17LPV 的芯片面積將減少 43% 以上,性能提高 39%,或功率效率提高 49%。

  17LPV 的第一個(gè)應(yīng)用將是相機(jī)圖像信號(hào)處理器,作為三星 CMOS 圖像傳感器產(chǎn)品組合的一部分。這些芯片不一定需要密度,這使得 17LPV 非常適合,但優(yōu)化的功率和成本將使涉及堆疊的專業(yè)技術(shù)受益。

  除此之外,三星正在將 17LPV 集成到其高壓產(chǎn)品中,針對(duì)需要后端高壓支持并結(jié)合邏輯改進(jìn)的 DDIC/顯示驅(qū)動(dòng)器。

  除了 17LPV,三星代工廠正在創(chuàng)造 14LPU(我們認(rèn)為這仍然是 28nm BEOL + 14nm FEOL)或 Low Power Ultimate,用于嵌入式 MRAM 和微控制器。

  這個(gè)新節(jié)點(diǎn)的確切時(shí)間尺度目前尚未披露,盡管三星代工廠的代表在為這些市場(chǎng)開發(fā)新的專業(yè)工藝解決方案時(shí)稱該節(jié)點(diǎn)是公司內(nèi)部“范式轉(zhuǎn)變”的一部分。

  




本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。