在計算機芯片領域，數(shù)字越大越好。例如更多內核、更高 GHz、更大 FLOP，工程師和用戶都需要這些。但是現(xiàn)在有一種半導體測量方法很熱門，而且越小越好。那就是半導體制造和技術節(jié)點（又名工藝節(jié)點）。
但它究竟是什么，為什么如此重要？為什么它以納米為單位。在這篇文章中，我們用數(shù)字 10、7 和 5 吧這個詳情帶給你。
讓我們踏入流程節(jié)點的世界……
與芯片制造相關的最大營銷術語之一是特征尺寸。
在芯片行業(yè)，特征尺寸與所謂的工藝節(jié)點有關。事實上，這是一個相當寬松的術語，因為不同的制造商使用這個短語來描述芯片本身的不同方面，但不久前它指的是一個晶體管兩個部分之間的最小間隙。
今天，它更像是一個營銷術語，對于比較生產方法不是很有用。也就是說，晶體管是任何處理器的關鍵特征，因為它們的組執(zhí)行芯片內部完成的所有數(shù)字運算和數(shù)據(jù)存儲，并且非常需要來自同一制造商的更小的工藝節(jié)點。這里要問的顯而易見的問題是為什么？
處理器世界中的任何事情都不會立即發(fā)生，也不會在不需要電源的情況下發(fā)生。更大的組件需要更長的時間來改變它們的狀態(tài)，信號需要更長時間的傳輸，并且需要更多的能量來在處理器周圍傳輸電力。不要試圖聽起來很鈍，更大的組件也會占用更多的物理空間，因此芯片本身更大。
在上圖中，我們看到的是三個舊的 Intel CPU。從左邊開始，我們有 2006 年的賽揚、2004 年的奔騰 M 和 1995 年的非常老的奔騰。它們的工藝節(jié)點分別為 65、90 和 350 nm。換句話說，擁有更老歷史的設計關鍵部件比相對年輕的設計要大 5 倍以上。另一個重要的區(qū)別是，較新的芯片內部裝有大約 2.9 億個晶體管，而最初的奔騰只有 300 萬多個；少了數(shù)百倍。
雖然工藝節(jié)點的減少只是最近設計在物理上更小并擁有更多晶體管的部分原因，但它確實在英特爾能夠提供這一點方面發(fā)揮了重要作用。
但真正的問題是：賽揚只產生大約 30 瓦的熱量，而奔騰只有 12瓦 。這種熱量來自這樣一個事實：當電流在芯片中的電路周圍推動時，能量會因各種過程而損失，并且大部分以熱量形式釋放。是的，30 是一個比 12 更大的數(shù)字，但不要忘記該芯片有近 100 倍的晶體管。
因此，如果擁有更小的工藝節(jié)點的好處是將帶來更小的芯片，更多的晶體管，可以實現(xiàn)更快地切換——這讓我們可以在每秒內進行更多的計算——并且作為熱量損失的能量更少，它確實引出了另一個問題：為什么不是世界上的每個芯片都使用盡可能小的工藝節(jié)點？
要有光！
在這一點上，我們需要看看一個叫做光刻的過程：光通過一種叫做光掩模的東西，它在某些區(qū)域阻擋光線，讓其他區(qū)域的光線通過。在它穿過的地方，光線會被集中成一個小點，然后它會與用于制造芯片的特殊層發(fā)生反應，幫助確定各個部件的位置。
把它想象成你手的 X 光片：骨頭阻擋光線，充當光罩，而肉體讓它通過，產生手內部結構的圖像。
光實際上并沒有被使用——即使是像舊的奔騰這樣的芯片，它也太大了。
您可能想知道地球上的光如何具有任意大小，但它與波長有關。光是一種叫做電磁波的東西，一種不斷循環(huán)的電場和磁場的混合物。
雖然我們使用經典的正弦波來可視化形狀，但電磁波并沒有真正的形狀。更重要的是，當他們與某物交互時產生的效果遵循該模式。這種循環(huán)模式的波長是兩個相同點之間的物理距離：想象海浪滾到海灘上，波長是這些海浪的頂部相距多遠。電磁波的可能波長范圍很廣，因此我們將它們放在一起稱為頻譜。
小，小，最小
在下圖中，我們可以看到我們所說的光只是這個光譜的一小部分。還有其他熟悉的名稱：無線電波、微波、X 射線等。
我們還可以看到波長的一些數(shù)字；光的大小約為 10 -7米或大約 0.000004 英寸！
科學家和工程師更喜歡使用稍微不同的方法來描述這么小的長度，它是納米或簡稱“nm”。如果我們查看光譜的擴展部分，我們可以看到光的范圍實際上從 380 nm 到 750 nm。
回到這篇文章并重新閱讀有關舊賽揚芯片的部分——它是在 65 納米工藝節(jié)點上制造的。那么如何制造比光還小的部件呢？簡單：光刻工藝不使用光，它使用紫外線（又名 UV）。
在光譜圖中，紫外線從大約 380 nm（光結束的地方）開始，一直縮小到大約 10 nm。英特爾、臺積電和三星等制造商使用一種稱為 EUV（極紫外）的電磁波，其尺寸約為 190 納米。這種微小的波不僅意味著組件本身可以做得更小，而且它們的整體質量可能會更好。這使得各個部分可以更緊密地包裝在一起，有助于縮小芯片的整體尺寸。
不同的公司為其使用的流程節(jié)點的規(guī)模提供了不同的名稱。AMD 等處理器設計人員為較小的工藝節(jié)點創(chuàng)建布局和結構，然后依靠臺積電等公司來生產它們。
臺積電一直在努力開發(fā)更小的節(jié)點（7nm、5nm，很快就會有 3nm），并為其最大的客戶制造芯片，包括蘋果、聯(lián)發(fā)科、高通、英偉達和 AMD。在這種生產規(guī)模下，一些最小的特征只有 6 納米（不過，大多數(shù)都比這大得多）。為了了解 6 nm 到底有多小，我們舉個例子。如構成處理器主體的硅原子間隔大約 0.5 nm，原子本身的直徑大約為 0.1 nm。因此，作為一個大概的數(shù)字，臺積電的工廠處理的晶體管的寬度小于 10 個硅原子。
瞄準原子的挑戰(zhàn)
撇開令人難以置信的事實，即芯片制造商正在努力實現(xiàn)只有少數(shù)原子的特征，EUV 光刻技術引發(fā)了一系列嚴重的工程和制造問題。
電磁波的波長越短，它攜帶的能量就越多，這對正在制造的芯片造成更大的損壞可能性；非常小規(guī)模的制造對所用材料中的污染和缺陷也非常敏感。其他問題，例如衍射極限和統(tǒng)計噪聲（EUV 波傳輸?shù)哪芰砍练e到芯片層的自然變化），也與實現(xiàn) 100% 完美芯片的目標相悖。
還有一個問題是，在這個怪異的原子世界中，電流和能量的傳遞不能再假設遵循經典的系統(tǒng)和規(guī)則。以移動電子（構成原子的三個粒子之一）的形式保持電流沿著緊密間隔的導體向下流動在我們習慣的規(guī)模上相對容易 - 只需用厚厚的絕緣層包裹導體。
在英特爾和臺積電正在努力的水平上，這變得更難實現(xiàn)，因為絕緣層不夠厚。不過，就目前而言，生產問題幾乎完全與 EUV 光刻固有的問題有關，因此我們還需要幾年時間才能在論壇上開始爭論 Nvidia 比 AMD 或其他類似的廢話更好地處理量子行為！
這是因為真正的問題，生產困難背后的最終原因，是英特爾、臺積電和他們所有的制造密友都是企業(yè)，他們瞄準原子的唯一目的是創(chuàng)造未來的收入。在Mentor 的一篇研究論文中，提供了以下概述關于較小的工藝節(jié)點需要多少晶圓成本……
例如，如果我們假設 28 納米工藝節(jié)點與英特爾用于制造其 Haswell 系列 CPU（例如 Core i7-4790K）的工藝節(jié)點相同，那么他們的 10 納米系統(tǒng)每個晶圓的成本幾乎是其兩倍。每個晶圓可以生產的芯片數(shù)量在很大程度上取決于每個芯片的大小，但采用更小的工藝規(guī)模意味著晶圓可能會產生更多的芯片可供銷售，從而有助于抵消成本的增加。不過，最終，通過提高產品零售價將盡可能多的成本轉嫁給消費者，但這必須與行業(yè)需求相平衡。
過去幾年智能手機銷量的增長，以及家庭和汽車中智能技術的近乎指數(shù)級增長，意味著芯片制造商不得不從更小的工藝節(jié)點中吸收財務損失，直到整個系統(tǒng)足夠成熟大批量生產高產量晶圓（即那些缺陷盡可能少的晶圓）。鑒于我們在這里談論的是數(shù)十億美元，這是一項有風險的業(yè)務，也是 GlobalFoundries 退出工藝節(jié)點競賽的一個重要原因。
前景
如果這一切聽起來有些悲觀，那么我們不應該忘記，不久的將來確實看起來是積極的。就數(shù)量和收入而言，三星和臺積電的 5納米生產線已經運行了一段時間，利潤率很高，芯片設計人員也在提前計劃，在他們的產品中使用多個節(jié)點。
AMD 在其第三代銳龍CPU上首次亮相的小芯片設計和策略正在被其他芯片制造商復制。在這種情況下，AMD 的臺式 PC 處理器使用了兩顆臺積電 7 納米節(jié)點制造的芯片，以及一顆 GlobalFoundries 制造的 14 納米芯片。前者是實際的處理器部件，而后者處理連接到 CPU 的 DDR4 內存和 PCI Express 設備。
上圖顯示了英特爾過去 50 年的工藝節(jié)點變化?？v軸以 10 為因子顯示節(jié)點大小，從 10 000 nm 開始一直向上。這家芯片巨頭遵循了 4.5 年的粗略節(jié)點半衰期（每次將節(jié)點大小減少一半所需的時間）。
那么這是否意味著到 2025 年我們將看到英特爾的 5 納米工藝？可能是的，盡管他們在 10 nm 上跌跌撞撞，但他們正在努力回歸。三星和臺積電一直在推進 5 納米及以上的生產，因此各種處理器的未來看起來確實不錯。
它們將更小、更快、使用更少的能源并提供更高的性能。它們將引領全自動駕駛汽車、具有當前智能手機功率和電池壽命的智能手表，以及十年前價值數(shù)百萬美元的電影中無法看到的游戲圖形。未來確實是光明的，因為未來很小。
