與藍(lán)牙一樣，UWB 是一種短距離、低功耗、基于無(wú)線電的通信技術(shù)，其主要目的是用于位置發(fā)現(xiàn)和設(shè)備測(cè)距。但是，UWB 提供了許多不同的功能，例如快速可靠的文件共享功能和安全交易。

　　在這篇文章中，我們將分析一下三星EI-T7300 (SmartTag+) 中的NXP SR040 UWB 收發(fā)器處理器芯片。并與蘋(píng)果AirTag UWB芯片做一下簡(jiǎn)單比較。

　　NXP 的SR040 采用 QFN 封裝，該封裝由一個(gè)引線鍵合到引線框架的單個(gè)管芯組成。這些測(cè)量的關(guān)鍵尺寸以及觀察到的晶體管特征表明，SR040 芯片使用的是臺(tái)積電的 40 nm CMOS 工藝。

　　圖 2. NXPSR040

　　SR040 芯片由一個(gè) UWB 模擬前端收發(fā)器、幾個(gè)電源管理電路、SRAM 存儲(chǔ)器、一個(gè) ARM CortexCPU 和GPIO 組成。

　　圖 3. NXP SR040 裸片

　　讓我們更深入地了解一下 UWB 模擬前端收發(fā)器。

　　圖 4. UWB 模擬前端收發(fā)器

　　UWB 收發(fā)器可分為兩半。在下半部分，我們找到射頻信號(hào)路徑，而射頻和中頻 PLL 在上半部分。接收器和發(fā)射器之間共享一個(gè)射頻連接墊。

　　接收路徑包括LNA及其輸入匹配電路、RX正交下變頻混頻器、一對(duì)無(wú)源濾波器、一對(duì)由兩個(gè)二級(jí)組成的有源濾波器，以及一對(duì)時(shí)間交錯(cuò)ADC，每個(gè)ADC包含逐次逼近子ADC。

　　發(fā)射路徑包括由兩個(gè)級(jí)聯(lián)子DAC、上轉(zhuǎn)換TX混頻器、功率放大器和BALUN變壓器組成的TX DAC。

　　RF PLL 包括相同的基于 LC 諧振回路的振蕩器。接收器所需的正交相位在振蕩器附近生成，并使用差分共面?zhèn)鬏斁€發(fā)送到它們的目的地。發(fā)射器使用相同的兩個(gè)相位之一。由于發(fā)射機(jī)的 IF 部分不是正交的，因此必須在 RF PLL 中生成相位調(diào)制，并將其施加在混頻器中的信號(hào)上。RX ADC 和 TX DAC 的時(shí)鐘在包含三級(jí)差分 CMOS 環(huán)形振蕩器的 IF PLL 中生成。

　　圖 5. 電路分析

　　現(xiàn)在讓我們快速比較一下NXP SR040 UWB和蘋(píng)果U1 (TMKA75 Die) UWB的功能，后者取自蘋(píng)果AirTag。

　　除了這兩種設(shè)備具有相似的裸片尺寸并且由臺(tái)積電作為其代工廠這一事實(shí)之外，它們是非常不同的。例如，SR040 的 UWB 收發(fā)器和電源管理占據(jù)了 45% 的芯片面積，而蘋(píng)果 U1 僅占 33%。在處理器和內(nèi)存區(qū)域方面，SR040占37%，蘋(píng)果U1占57%。SR040 的工藝為 40 nm，使用 8 個(gè)金屬層形成，而 Apple U1 的工藝代為 16 nm，使用 13 個(gè)金屬層形成。