《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 可編程邏輯 > 設(shè)計(jì)應(yīng)用 > 基于ATE的千級(jí)數(shù)量管腳FPGA多芯片同測(cè)技術(shù)
基于ATE的千級(jí)數(shù)量管腳FPGA多芯片同測(cè)技術(shù)
電子技術(shù)應(yīng)用
秦立君，余永濤，羅軍，李軍求，龐水全
工業(yè)和信息化部電子第五研究所
摘要： 隨著超大規(guī)模FPGA芯片技術(shù)發(fā)展，芯片管腳數(shù)量提升到1 000以上，如何實(shí)現(xiàn)超大規(guī)模多引腳FPGA芯片高效測(cè)試成為ATE在線測(cè)試難點(diǎn)。針對(duì)一款千級(jí)數(shù)量管腳超大規(guī)模的FPGA芯片，基于FPGA的可編程特性，采用多芯片有效pin功能并行測(cè)試和單芯片全pin電性能參數(shù)測(cè)試相結(jié)合的方法進(jìn)行ATE測(cè)試，實(shí)現(xiàn)了千級(jí)數(shù)量管腳FPGA芯片的4芯片同測(cè)，測(cè)試效率提升3倍多。
中圖分類號(hào)：TN47 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.234780
中文引用格式： 秦立君，余永濤，羅軍，等. 基于ATE的千級(jí)數(shù)量管腳FPGA多芯片同測(cè)技術(shù)[J]. 電子技術(shù)應(yīng)用，2024，50(7)：51-54.
英文引用格式： Qin Lijun，Yu Yongtao，Luo Jun，et al. Research on multi-chip simultaneous testing method for field programmable gate arrays[J]. Application of Electronic Technique，2024，50(7)：51-54.
Research on multi-chip simultaneous testing method for field programmable gate arrays
Qin Lijun，Yu Yongtao，Luo Jun，Li Junqiu，Pang Shuiquan
The Fifth Electronics Research Institute of Ministry of Industry and Information Technology
Abstract： With the development of ultra-large scale FPGA chip technology, the number of chip pins has increased to over 1 000. How to achieve efficient testing of ultra-large scale multi-pin FPGA chips has become a challenge for ATE online testing. For a large-scale FPGA chip with thousands of pins, based on the programmable characteristics of FPGA, ATE testing was carried out using a combination of multi-chip effective pin function parallel testing and single chip full pin electrical performance parameter testing, achieving 4-chip simultaneous testing of thousands of pin FPGA chips, and improving testing efficiency by more than three times.
Key words : field programmable gate array；auto test equipment；multi-chip simultaneous testing；pattern testing

引言

現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）具有邏輯密度高、可重復(fù)配置、在線編程等優(yōu)點(diǎn)[1]。伴隨半導(dǎo)體制造工藝技術(shù)的不斷進(jìn)步，F(xiàn)PGA向著高速、大容量、高密度、多功能的方向快速發(fā)展，內(nèi)部資源規(guī)模達(dá)到千萬門級(jí)甚至億門級(jí)，芯片管腳數(shù)量從幾百提升到1 000 pin以上。

芯片測(cè)試是保證FPGA產(chǎn)品質(zhì)量的重要途徑，隨著FPGA芯片集成規(guī)模不斷增大，芯片管腳數(shù)量越來越多[2]。同時(shí)隨著國產(chǎn)FPGA芯片市場(chǎng)規(guī)模和應(yīng)用需求的增加，單一型號(hào)量產(chǎn)規(guī)模已達(dá)到幾萬到幾十萬片，芯片量產(chǎn)測(cè)試需求量激增，對(duì)FPGA的高效快速測(cè)試提出了需求[3-4]。

基于自動(dòng)化測(cè)試系統(tǒng)(Auto Test Equipment，ATE)的多芯片同測(cè)技術(shù)是實(shí)現(xiàn)高效快速測(cè)試的有效手段，目前，王曄等提出一種片上系統(tǒng)（System on Chip，SoC）的并行測(cè)試方法，對(duì)SoC芯片并行測(cè)試技術(shù)進(jìn)行了研究[5]；劉媛媛、陳真等對(duì)基于ATE的微控制單元（Microcontroller Unit，MCU）芯片并行測(cè)試技術(shù)開展了研究分析[6-8]；唐彩彬等設(shè)計(jì)了8site電源芯片的測(cè)試電路外圍，實(shí)現(xiàn)了對(duì)晶圓進(jìn)行8Die并行測(cè)試[9]。但以上研究的技術(shù)不適用于FPGA的測(cè)試，主要由于目前大規(guī)模先進(jìn)FPGA芯片管腳數(shù)達(dá)到1 000 pin以上，芯片的測(cè)試需求量大，而現(xiàn)有集成電路ATE測(cè)試機(jī)臺(tái)通道數(shù)一般不超過2 000。ATE測(cè)試系統(tǒng)由于測(cè)試通道資源的限制，對(duì)于千級(jí)數(shù)量管腳的FPGA芯片，現(xiàn)有ATE測(cè)試機(jī)臺(tái)只能進(jìn)行單芯片測(cè)試。因此，對(duì)于大規(guī)模千級(jí)數(shù)量管腳FPGA芯片，存在芯片測(cè)試時(shí)間長、測(cè)試成本高和測(cè)試效率低的問題，嚴(yán)重影響量產(chǎn)芯片的規(guī)模測(cè)試[10]。

本文針對(duì)千級(jí)數(shù)量管腳超大規(guī)模的FPGA芯片，提出了一種FPGA單芯片全 pin 測(cè)試和4 芯片有效pin 同測(cè)的方法，基于FPGA的可編程特性，形成了基于ATE的千級(jí)數(shù)量管腳FPGA多芯片同測(cè)技術(shù)。


本文詳細(xì)內(nèi)容請(qǐng)下載：

http://theprogrammingfactory.com/resource/share/2000006070


作者信息：

秦立君，余永濤，羅軍，李軍求，龐水全

（工業(yè)和信息化部電子第五研究所，廣東 廣州510610）


Magazine.Subscription.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。