12月5日消息，根據(jù)英特爾計劃將在2025年量產(chǎn)其最新的Intel 18A制程，而臺積電也將在2025年下半年量產(chǎn)N2（2nm）制程，這兩種制程工藝都將會采用全環(huán)繞柵極（GAA）晶體管架構(gòu)，同時Intel 18A還將率先采用背面供電技術(shù)，那么究竟誰更具優(yōu)勢呢？

根據(jù)最新曝光的明年2月召開的ISSCC 2025會議的議程顯示，英特爾屆時將會以《A 0.021μm2 High-Density SRAM in Intel-18A-RibbonFET
Technology with PowerVia-Backside Power Delivery》為題來進行演講。從該標(biāo)題泄露的信息來看，Intel 18A的SRAM密度為0.021 μm2的高密度 SRAM 位單元尺寸（實現(xiàn)了大約 31.8 Mb/mm2 的 SRAM 密度），與Intel 4 的 0.024 μm2 的高密度 SRAM 位單元尺寸相比，這是一個重大改進。

但是，Intel 18的這個指標(biāo)也只是與臺積電的 N3E 和 N5 基本一致，相比之下，臺積電的 N2制程將高密度SRAM 位單元大小縮小到大約 0.0175 μm^2，從而實現(xiàn) 38 Mb/mm^2 的 SRAM 密度，后者在這方面更加的優(yōu)秀。

需要注意的是，除了 SRAM 位單元大小之外，SRAM 的一個關(guān)鍵特性是它的功耗，我們并不真正知道Intel 18A 和 臺積電N2 在這個指標(biāo)上是如何的，因此還不宜過早的下結(jié)論。

另外，Intel 18A相比之前的Intel 3 還擁有兩大優(yōu)勢：GAA 晶體管和背面供電網(wǎng)絡(luò) （BSPDN）。雖然臺積電N2也是基于GAA晶體管架構(gòu)，但是其并沒有采用BSPDN技術(shù)。簡單來說，BSPDN技術(shù)不僅有望改善晶體管的功率傳輸，從而提高某些設(shè)計的性能效率，而且還使設(shè)計人員能夠使它們更小，從而提高邏輯密度。從這方面來看，Intel 18A似乎更具優(yōu)勢。

雖然現(xiàn)代芯片設(shè)計使用大量 SRAM，并且其密度的高低對于節(jié)點到節(jié)點的擴展至關(guān)重要，但邏輯密度比 HDC SRAM 密度更重要。不過，目前英特爾和臺積電均未披露邏輯密度方面的信息。

不過，根據(jù)英特爾前CEO帕特·基辛格的說法，Intel 18A制程性能表現(xiàn)將領(lǐng)先于臺積電N2（2nm）制程。雖然Intel 18A制程與臺積電N2制程的晶體管密度似乎差不多，但英特爾的背面供電技術(shù)更加優(yōu)秀，這讓硅芯片擁有更好的面積效率（area efficiency），意味著成本降低，供電較好則代表表現(xiàn)性能更高。不錯的晶體管密度、極佳的供電讓Intel 18A制程略領(lǐng)先臺積電N2。此外，臺積電的封裝成本也高于英特爾。

從時間進度上來看，Intel 18A即將在2025年上半年量產(chǎn)。在今年10月，英特爾就已經(jīng)向聯(lián)想等合作伙伴交付了基于Intel 18A制程的Panther Lake CPU樣品。而臺積電似乎也已經(jīng)向客戶交付了基于其N2制程的樣品，但是量產(chǎn)時間可能需要等到2025年下半年。