LVDS 是一種低壓、差分信號(hào)傳輸方案，主要用于高速數(shù)據(jù)傳輸。根據(jù) ANSI/TIA/EIA-644 規(guī)范中的定義，它是一種最為常見(jiàn)的差分接口。這種標(biāo)準(zhǔn)只對(duì)適合于 LVDS 應(yīng)用的驅(qū)動(dòng)器和接收機(jī)電氣特性進(jìn)行了規(guī)定。因此，它只是一種電氣標(biāo)準(zhǔn)，常被一些更高級(jí)的協(xié)議標(biāo)準(zhǔn)當(dāng)作其接口或物理層。

在高速模擬數(shù)字轉(zhuǎn)換器 (ADC) 中使用該傳輸方案可在保持高轉(zhuǎn)換器性能的同時(shí)實(shí)現(xiàn)高速數(shù)據(jù)輸出。獨(dú)立 ADC 必須能夠驅(qū)動(dòng) PCB 線跡形式的電容性負(fù)載以及接收電路的輸入邏輯。此處，ADC 輸出級(jí)的一個(gè)單端驅(qū)動(dòng)器會(huì)導(dǎo)致大量產(chǎn)生自開(kāi)關(guān)大電流晶體管開(kāi)和關(guān)的開(kāi)關(guān)噪聲瞬態(tài)。這些瞬態(tài)會(huì)反饋耦合至 ADC 的模擬前端，從而對(duì)其性能產(chǎn)生不利影響。

然而，LVDS 驅(qū)動(dòng)器級(jí)在一個(gè)始終開(kāi)啟的 3.5 mA （典型值）電流源環(huán)境中運(yùn)行（請(qǐng)參見(jiàn)圖 1）。只需通過(guò)差分對(duì)導(dǎo)體以不同方向重新分配電流，便可形成總線上的邏輯 1 和 0。這種消除開(kāi)關(guān)噪聲和 EMI 的“始終開(kāi)啟”特性正是降低 ADC 性能的主要原因。

圖 1 LVDS 驅(qū)動(dòng)器和接收機(jī)

由于專(zhuān)為點(diǎn)對(duì)點(diǎn)信號(hào)傳輸而設(shè)計(jì)，LVDS 使用的是一種簡(jiǎn)單的端接方案。安裝在接收機(jī)輸入端的單個(gè) 100-ohm 電阻端接差分對(duì)，從而消除了反射。

由于高阻抗接收機(jī)輸入，驅(qū)動(dòng)器電流源的全部電流流經(jīng)端接電阻，從而產(chǎn)生了一個(gè) 350 mV 額定值的低、差分總線電壓。該電壓在 1.2 V 共模電位左右擺動(dòng)，其為典型驅(qū)動(dòng)器輸出失調(diào)電壓（請(qǐng)參見(jiàn)圖 2）

圖 2 LVDS 總線電壓電平

相比單端方案，差分信號(hào)傳輸還有另一個(gè) LVDS 好處，因?yàn)樗灰资艿焦材Ｔ肼暤挠绊?，并且產(chǎn)生更少的電磁干擾 (EMI)。

由于接收機(jī)只響應(yīng)差分電壓，因此同鄰近信號(hào)線跡耦合的噪聲被接收機(jī)視作共模調(diào)制，從而被拒絕。另外，由于兩個(gè)差分對(duì)導(dǎo)體傳導(dǎo)電流相等但極性相反，因此它們的磁場(chǎng)基本互相抵消，從而實(shí)現(xiàn) EMI 最小化。

根據(jù)數(shù)據(jù)速率的不同，標(biāo)準(zhǔn) LVDS IC 可以驅(qū)動(dòng)長(zhǎng)達(dá) 10 米的距離。然而，不應(yīng)強(qiáng)制高性能 ADC 驅(qū)動(dòng)這一距離。取而代之的是，建議使用兩英尺以內(nèi)的短輸出線跡長(zhǎng)度，以防止鄰近電路的噪聲耦合到 ADC 輸出端，因?yàn)槠淇赡軙?huì)反饋耦合至 ADC 模擬輸入端。

盡管低功耗、低 EMI 和高噪聲抗擾度使得 LVDS 成為高速數(shù)據(jù)轉(zhuǎn)換器的接口選擇，但是必須運(yùn)用精心的布局技術(shù)，以避免阻抗不連續(xù)和信號(hào)時(shí)延差，否則就抵消了上述 LVDS 的好處。