《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 嵌入式技術(shù) > 業(yè)界動(dòng)態(tài) > 意法半導(dǎo)體工程師出版專著,以ASIC設(shè)計(jì)流程中采用多米諾邏輯電路設(shè)計(jì),詳細(xì)論述在高速設(shè)計(jì)自動(dòng)化的方法理論及技術(shù)突破

意法半導(dǎo)體工程師出版專著,以ASIC設(shè)計(jì)流程中采用多米諾邏輯電路設(shè)計(jì),詳細(xì)論述在高速設(shè)計(jì)自動(dòng)化的方法理論及技術(shù)突破

2008-09-23
作者:意法半導(dǎo)體
?

意法半導(dǎo)體的工程師公布了如何在半導(dǎo)體設(shè)計(jì)自動(dòng)化領(lǐng)域運(yùn)用多米諾邏輯電路" title="邏輯電路">邏輯電路(Domino Logic)設(shè)計(jì)的方法理論。多米諾邏輯電路是一種超級(jí)快速電路的設(shè)計(jì)方法" title="設(shè)計(jì)方法">設(shè)計(jì)方法,用于最高性能的定制化設(shè)計(jì)。意法半導(dǎo)體" title="意法半導(dǎo)體">意法半導(dǎo)體首席資深工程師Razak Hossain在《High Performance ASIC Design:Using Synthesizable Domino Logic in An ASIC Flow》一書(shū)中詳細(xì)論述了這種設(shè)計(jì)方法,這是首部詳細(xì)論述在標(biāo)準(zhǔn)自動(dòng)化設(shè)計(jì)流程" title="設(shè)計(jì)流程">設(shè)計(jì)流程采用多米諾邏輯電路設(shè)計(jì)的專著,書(shū)中描述的技術(shù)來(lái)自一個(gè)為期三年的工業(yè)開(kāi)發(fā)項(xiàng)目。?

?

數(shù)字邏輯電路在當(dāng)今半導(dǎo)體市場(chǎng)占有最大的份額。目前數(shù)字邏輯電路的實(shí)現(xiàn)技術(shù)以自動(dòng)邏輯合成和物理設(shè)計(jì)方法為主。與定制設(shè)計(jì)技術(shù)相比,這兩種技術(shù)可以在更短的時(shí)間內(nèi)完成數(shù)字設(shè)計(jì),需要的設(shè)計(jì)工程師人數(shù)更少,但是這兩種方法現(xiàn)在只局限于微處理器和少量的超高性能的數(shù)字設(shè)計(jì)。雖然利用ASIC設(shè)計(jì)方法可以在定制設(shè)計(jì)中模仿很多高性能數(shù)字設(shè)計(jì)方法,但是標(biāo)準(zhǔn)ASIC設(shè)計(jì)流程不支持使用多米諾邏輯設(shè)計(jì)。 ?

?

如果能夠簡(jiǎn)便易用,多米諾邏輯設(shè)計(jì)將會(huì)有更廣闊的應(yīng)用空間。例如,隨著VLSI系統(tǒng)演變?yōu)槠舷到y(tǒng)(SoC),很多傳統(tǒng)的系統(tǒng)級(jí)優(yōu)化將會(huì)在芯片上完成。如果可以用一個(gè)速度更快的多米諾邏輯處理器內(nèi)核取代多個(gè)處理速度較慢的內(nèi)核,則可以進(jìn)一步降低成本?;蛘?,如果使用多米諾邏輯電路技術(shù)實(shí)現(xiàn)一款既有的設(shè)計(jì),則可以提高原設(shè)計(jì)的運(yùn)行速度,而且不會(huì)發(fā)生微架構(gòu)重新設(shè)計(jì)和軟件移植的費(fèi)用。在納米級(jí)CMOS混合信號(hào)應(yīng)用中控制模擬和射頻(RF)電路,是高速數(shù)字邏輯電路的另一種應(yīng)用形式。在關(guān)鍵模塊中巧妙地使用多米諾邏輯電路,可以使目標(biāo)應(yīng)用的功耗最小化,同時(shí)使工藝技術(shù)的性能最大化。?

?

“高速數(shù)字邏輯對(duì)于采用先進(jìn)的CMOS工藝設(shè)計(jì)的射頻(RF)應(yīng)用至關(guān)重要,因?yàn)闊o(wú)線調(diào)制解調(diào)器的射頻部分對(duì)數(shù)字信號(hào)處理性能的依賴性越來(lái)越強(qiáng),”ST-NXP Wireless射頻設(shè)計(jì)總監(jiān)Thierry Arnaud表示,“自動(dòng)化設(shè)計(jì)方法可以提高生產(chǎn)效率,加快產(chǎn)品上市時(shí)間,改進(jìn)設(shè)計(jì)的總體質(zhì)量?!?/SPAN>?

?

High Performance ASIC Design: Using Synthesizable Domino Logic in An ASIC Flow》由劍橋大學(xué)出版社出版發(fā)行,這本書(shū)總述ASIC設(shè)計(jì)中實(shí)現(xiàn)高速度設(shè)計(jì)的方法,再分章節(jié)詳細(xì)介紹多米諾邏輯電路標(biāo)準(zhǔn)單元庫(kù)的設(shè)計(jì)和定征以及一個(gè)先進(jìn)的多米諾邏輯合成流程。本書(shū)還用實(shí)際結(jié)果來(lái)驗(yàn)證多米諾邏輯自動(dòng)設(shè)計(jì)方法,包括硅測(cè)量,同時(shí)還以現(xiàn)實(shí)世界的設(shè)計(jì)實(shí)例,例如:微處理器和Viterbi解碼器的執(zhí)行單元的實(shí)現(xiàn),來(lái)說(shuō)明如何在實(shí)際應(yīng)用中使用這種設(shè)計(jì)方法。這本書(shū)特別適合電氣和計(jì)算機(jī)工程專業(yè)的研究生和研究人員閱讀,同時(shí)還適合半導(dǎo)體工業(yè)的電路設(shè)計(jì)工程師和EDA工程師學(xué)習(xí)。?

?

關(guān)于意法半導(dǎo)體(ST)?

意法半導(dǎo)體,是微電子應(yīng)用領(lǐng)域中開(kāi)發(fā)供應(yīng)半導(dǎo)體解決方案的世界級(jí)主導(dǎo)廠商。硅片與系統(tǒng)技術(shù)的完美結(jié)合,雄厚的制造實(shí)力,廣泛的知識(shí)產(chǎn)權(quán)組合(IP),以及強(qiáng)大的戰(zhàn)略合作伙伴關(guān)系,使意法半導(dǎo)體在系統(tǒng)級(jí)芯片(SoC)技術(shù)方面居最前沿地位。在今天實(shí)現(xiàn)技術(shù)一體化的發(fā)展趨勢(shì)中,ST的產(chǎn)品扮演了一個(gè)重要的角色。公司股票分別在紐約股票交易所" title="股票交易所">股票交易所、巴黎Euronext股票交易所和米蘭股票交易所上市。2007年,公司凈收入100億美元,詳情請(qǐng)?jiān)L問(wèn)ST網(wǎng)站 www.st.com ST中文網(wǎng)站 www.stmicroelectronics.com.cn?

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。