頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現高級自動化 隨著工業(yè)領域向實現工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。 然而，實施數字化轉型并非總是一帆風順。企業(yè)必須在現有環(huán)境中集成這些先進系統(tǒng)，同時應對軟件孤島、互聯網時代前的老舊設備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應用高性能軟硬件的解決方案。 最新資訊 萊迪思即將舉辦網絡研討會，討論最新的Avant平臺 中國上?！?023年3月15日——萊迪思半導體公司 （NASDAQ: LSCC），低功耗可編程器件的領先供應商，今日宣布將舉辦網絡研討會探討Avant?平臺 ，這是一款全新的FPGA平臺，旨在將萊迪思領先的低功耗架構、小尺寸和高性能拓展到中端FPGA產品。 發(fā)表于：3/15/2023 基于以太網的FPGA遠程調試系統(tǒng)設計 基于FPGA主控制器的系統(tǒng)，由于其高度定制化的特點，程序版本一旦固定，后期維護調試極其困難。系統(tǒng)采用FPGA MicroBlaze軟核處理器實現TCP/IP協(xié)議棧，通過以太網傳輸升級文件，實現FPGA模塊的實時在線更新，完成遠程調試所需的遠程指令注入和數據遠程上傳。該系統(tǒng)通過以太網方式，能夠脫離傳統(tǒng)的調試方法，在設備現場人工不參與的情況下實現遠程設備調試，減少了維護成本。采用該方法的系統(tǒng)具有可靠、配置速度快、無需重啟等特點，也可用于云計算、實時仿真等其他方向。 發(fā)表于：3/1/2023 基于RISC-V的AES密碼加速引擎設計與驗證 隨著物聯網技術的快速發(fā)展和物聯網設備的廣泛部署，信息安全問題日益凸顯。密碼是保障信息安全的關鍵核心技術，但傳統(tǒng)的密碼算法適配方案存在性能和靈活性難以兼顧的問題，提出了一種密碼指令擴展方案在兩者之間取得了很好的平衡。首先分析了AES算法的運算環(huán)節(jié)，結合蜂鳥E203處理器架構，提出了密碼指令擴展和加速引擎設計方案；接著進行了軟硬件實現，構建了RTL級仿真環(huán)境和FPGA板級驗證環(huán)境；最后進行了實驗驗證和對比分析。實驗結果表明，提出的方案在只增加接近2%的硬件資源的情況下可以取得約700%的加速比，具有較高的能效，可適用于在物聯網等資源受限的場合。 發(fā)表于：2/28/2023 《基于MATLAB與FPGA的圖像處理教程》上市一周銷量突破2000冊 《基于MATLAB與FPGA的圖像處理教程》這個月終于與大家見面了。 發(fā)表于：2/22/2023 芯片設計五部曲之三 | 戰(zhàn)略規(guī)劃家——算法仿真 上兩集我們已經分別深入了模擬IC和數字IC的設計全流程，結合EDA工具特性和原理，講述怎么利用計算機技術提高模擬與數字芯片的研發(fā)設計效率。這一集，我們把其中的算法仿真部分拉出來展開說說。 發(fā)表于：2/22/2023 教程：基于FPGA實現分離用軟件的圖像處理系統(tǒng)設計 圖像處理FPGA 設計基本方法：1.陣列結構結合流水線處理設計例如RGB圖像，包括三組數據，處理時需要并行三通道后，每個通道進行分別的串行流水處理。2.緩存設計幀緩存 行緩存 列對齊3.資源分辨率 處理窗口 對資源影響成倍增加 發(fā)表于：2/19/2023 入門：FPGA的電源要求是什么？ ROHM擁有各種各樣的DC/DC轉換器IC，其中包括適合用于FPGA電源的產品陣容。這里列舉的8種機型，可滿足FPGA需要的電源規(guī)格，也提供參考設計。我們就該FPGA用降壓型DC/DC轉換器系列的性能以及特征采訪了ROHM的應用工程師柴戸孝信（Shibako Takanobu）先生。 發(fā)表于：2/19/2023 入門：你必須知道的FPGA硬件屬性 如果我們進一步放大，我們可以看到，每個可編程模塊都包含有許多數字功能。在這個例子中，我們可以見到一個三輸入的查找表（LUT）、一個復用器和一個觸發(fā)器，但重要的是我們要認識到，這些功能的數量和類型對不同系列的 FPGA 來說是會變化的。 發(fā)表于：2/19/2023 教程：Xilinx FPGA電源設計與注意事項 隨著半導體和芯片技術的飛速發(fā)展，現在的FPGA集成了越來越多的可配置邏輯資源、各種各樣的外部總線接口以及豐富的內部RAM資源，使其在國防、醫(yī)療、消費電子等領域得到了越來越廣泛的應用。當采用FPGA進行設計電路時，大多數FPGA對上電的電源排序和上電時間是有要求的，所以電源排序是需要考慮的一個重要的方面。通常情況下，FPGA供應商都規(guī)定了電源排序、上電時間的要求。因為一個FPGA所需要的電源軌數量會從3個到10個以上不等。通過遵循推薦的電源序列，可以避免在啟動期間吸取過大的電流，同時又可以防止器件受損壞。對一個FPGA的最小電路中的電源進行排序有多種方法。本文中主要以MP5650為例，來敘述把PGOOD引腳級聯至使能引腳來實現排序。 發(fā)表于：1/29/2023 基于 FPGA 的目標檢測網絡加速電路設計 目前主流的目標檢測算法都是用CNN來提取數據特征，而CNN的計算復雜度比傳統(tǒng)算 法高出很多。同時隨著CNN不斷提高的精度，其網絡深度與參數的數量也在飛快地增長， 其所需要的計算資源和內存資源也在不斷增加。目前通用CPU已經無法滿足CNN的計算需 求，如今主要研究大多通過專用集成電路（ASIC），圖形處理器（GPU）或者現場可編程門 陣列（FPGA）來構建硬件加速電路，來提升計算CNN的性能。 發(fā)表于：1/29/2023 ?…3456789101112…?
