基于負反饋技術的嵌套式直流失調(diào)消除電路
所屬分類：技術論文
上傳者：aetmagazine
文檔大小：573 K
標簽： 直流失調(diào)消除 嵌套式反饋 可編程增益放大器
所需積分：0分積分不夠怎么辦？
文檔介紹：基于UMC 40 nm CMOS工藝，設計了一種帶有直流失調(diào)消除電路(DCOC)的可編程增益放大器(PGA)，該PGA采用閉環(huán)電阻反饋結構，由兩級增益單元級聯(lián)構成。DCOC電路基于傳統(tǒng)的直流負反饋結構，針對多級級聯(lián)的方式，提出了一種嵌套式反饋方法，可降低電路功耗和面積。仿真結果表明，DCOC在0-52 dB的增益變化范圍內(nèi)高通截止頻率恒為10 kHz，相對抑制度恒為50 dB，且在0 dB時可矯正的最大輸入失調(diào)量為110 mV。與傳統(tǒng)設計方法相比，DCOC的面積減小近一半。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。