基于 HVCMOS工藝的H橋驅(qū)動(dòng)電路版圖設(shè)計(jì)
所屬分類(lèi)：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>896 K
標(biāo)簽： HVCMOS H橋 高集成度
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了基于HVCMOS工藝的低成本、高集成度、強(qiáng)驅(qū)動(dòng)性能功率集成電路(Power IC，PIC)H橋的設(shè)計(jì)實(shí)現(xiàn)。建立的金屬互連線評(píng)估模型可在設(shè)計(jì)早期對(duì)H橋物理版圖方案進(jìn)行優(yōu)差性判斷，不依賴(lài)設(shè)計(jì)后仿真,從而提高設(shè)計(jì)效率。H橋不同互連線設(shè)計(jì)方案的比較結(jié)果表明，多插指陣列器件互連線(M2及以上層金屬)與器件本體的金屬層M1垂直、梯形狀互連結(jié)構(gòu)，能夠提高互連線沿電流流向的有效長(zhǎng)寬比，減小寄生電阻。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。