一種20 MS/s基于VCO比較器的二階噪聲整形SAR ADC設計
所屬分類：技術論文
上傳者：zhoubin333
文檔大?。?span>650 K
標簽： 模數(shù)轉換器 噪聲整形 VCO比較器
所需積分：0分積分不夠怎么辦？
文檔介紹：基于壓控振蕩器(VCO)結構的比較器，提出了一種二階噪聲整形逐次逼近型(NS-SAR)模數(shù)轉換器(ADC)。首先采用對電源電壓敏感度較低且噪聲性能更優(yōu)越的VCO比較器，隨后通過動態(tài)放大器優(yōu)化噪聲傳遞函數(shù)的零極點，最后通過噪聲整形結構抑制信號帶內噪聲?；?80 nm CMOS 工藝，設計了一款12位20 MS/s NS-SAR ADC。仿真結果表明，在1.3 V電源電壓下，功耗為1.12 mW，過采樣率（OSR）為8時，信號噪聲失真比(SNDR)為72.7 dB，無雜散動態(tài)范圍(SFDR)為88 dB，優(yōu)值(FoMs)為163 dB；并且在1.3～1.8 V電源電壓范圍內，其有效位數(shù)(ENOB)>11.7 bit。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。