基于FPGA的便攜心電智能診斷加速器及優(yōu)化選芯方案
所屬分類：技術(shù)論文
上傳者：wwei
文檔大?。?span>1654 K
標(biāo)簽： 心電檢測(cè) 深度學(xué)習(xí) FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：心電圖（electrocardiogram， ECG）是診斷與心臟相關(guān)疾病的關(guān)鍵工具，可穿戴心電監(jiān)護(hù)儀Holter是院外檢測(cè)的重要手段，小型化、便攜性、實(shí)時(shí)檢測(cè)是優(yōu)化方向。人工智能技術(shù)應(yīng)用于包括心電診斷的各個(gè)領(lǐng)域，但存在參數(shù)量大、難于小型化、計(jì)算速度慢的問題，不滿足便攜心電監(jiān)護(hù)儀的要求，而可編程邏輯門器件（Field-Programmable Gate Array， FPGA）有并行加速的特性。在AI智能算法硬件化的工程應(yīng)用上，存在成本、速度、資源利用率的權(quán)衡，需要進(jìn)行科學(xué)的芯片選型。開發(fā)了一種基于1D-CNN的、用于心電診斷的BeatNet ，對(duì)于4分類的檢測(cè)任務(wù)，該模型具有98.5% 的分類準(zhǔn)確率。在FPGA上實(shí)現(xiàn)BeatNet硬件化的實(shí)驗(yàn)，經(jīng)測(cè)試在Altera公司的DE1-SoC開發(fā)板上部署RTL級(jí)硬件網(wǎng)絡(luò)電路，最高頻率為69 MHz ，單個(gè)心拍診斷需要221個(gè)周期，總計(jì)算時(shí)間為3.31 μs，滿足實(shí)時(shí)標(biāo)準(zhǔn)。針對(duì)速度、功耗和成本指標(biāo)評(píng)估了不同部署策略的性能，開發(fā)了一個(gè)選芯綜合指數(shù)，可以在僅損失0.2%精度、5 μs內(nèi)完成單心拍的條件下，將FPGA計(jì)算芯片成本控制在200美元以內(nèi)，滿足高速度、低成本、低功耗的要求，對(duì)工程優(yōu)化有實(shí)用價(jià)值。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。