基于JESD204B接口的波形產(chǎn)生FPGA設(shè)計
所屬分類：技術(shù)論文
上傳者：wwei
文檔大?。?span>4554 K
標(biāo)簽： JESD204B 高速串行傳輸 UDP協(xié)議
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一種基于JESD204B接口的波形產(chǎn)生的FPGA設(shè)計方案，該設(shè)計主要由FPGA、DAC、DDR3以及網(wǎng)口芯片組成，實(shí)現(xiàn)產(chǎn)生雙通道、頻率范圍為2 GHz～3.5 GHz的中頻信號。FPGA與DAC由高速串行接口JESD204B進(jìn)行連接，實(shí)現(xiàn)雙通道的波形產(chǎn)生、數(shù)字上變頻及數(shù)模轉(zhuǎn)換，網(wǎng)口芯片與DDR3用于傳輸和存儲一些特殊數(shù)字波形。詳細(xì)介紹了JESD204B接口時鐘同步、DDS信號發(fā)生器、數(shù)字波形接收、緩存和發(fā)送等關(guān)鍵功能的設(shè)計。最后通過頻譜分析儀抓捕DAC輸出的中頻信號驗(yàn)證了FPGA設(shè)計的可靠性。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。