頭條 FTC要求新思科技與Ansys剝離部分資產 5 月 29 日消息，美國聯(lián)邦貿易委員會（FTC）于當地時間 5 月 28 日宣布，為解決半導體IP 供應商和 EDA 軟件提供商新思科技（Synopsys）與工業(yè)軟件公司 Ansys 價值 350 億美元合并案中的反壟斷問題，將要求雙方剝離部分資產。 最新資訊 全球首款生物處理器開放遠程訪問服務 5月27日消息，據媒體報道，瑞士初創(chuàng)公司FinalSpark發(fā)布了全球首款生物處理器，并開放了遠程訪問服務。 這一突破性技術利用人腦類器官中的生物神經元進行驅動，其功耗比傳統(tǒng)數字處理器低一百萬倍，為計算領域帶來了革命性的變革。 發(fā)表于：5/28/2024 聯(lián)發(fā)科：AI 與車用芯片等將是未來10年布局重心 聯(lián)發(fā)科董事長蔡明介：AI 與車用芯片等將是未來 10 年布局重心 發(fā)表于：5/28/2024 代碼暗示特斯拉可通過軟件限制Model 3/Y性能 5 月 27 日消息，特斯拉代碼達人“green the only”周日稱在最新固件中發(fā)現(xiàn)了針對 Model 3 和 Y 的“軟性能限制”選項，數值分別為 110kW 和 160kW。 發(fā)表于：5/28/2024 比利時imec推出基于現(xiàn)有制造工具的超導處理器 5 月 27 日消息，據外媒 IEEE Spectrum 近日報道，比利時 imec 微電子研究所成功開發(fā)出了基于現(xiàn)有 CMOS 制造工具的超導處理器。 該超導處理器的基本邏輯單元和 SRAM 緩存單元均基于一種名為 " 約瑟夫森結（Josephson junction）" 的特殊結構。 發(fā)表于：5/28/2024 谷歌自研芯片Tensor G5蓄勢待發(fā) 對標蘋果！谷歌自研芯片Tensor G5蓄勢待發(fā)：臺積電代工 發(fā)表于：5/28/2024 消息稱AMD Strix Point移動處理器今年8月發(fā)布 消息稱 AMD Strix Point 移動處理器有望今年 8 月發(fā)布，10 月上市 發(fā)表于：5/28/2024 新能源汽車和智能網聯(lián)汽車"車芯協(xié)同"創(chuàng)新與產業(yè)發(fā)展論壇成功舉辦 新能源汽車和智能網聯(lián)汽車“車芯協(xié)同”創(chuàng)新與產業(yè)發(fā)展論壇成功舉辦 發(fā)表于：5/28/2024 基于深度學習的可視化圖表分類方法研究 可視化圖表的分類研究對于圖表理解和文檔解析具有很大的意義。分別通過爬蟲和軟件生成的方式，構建了兩個包含16類常見圖表的數據集，該數據集在數量、類型和樣式豐富性上具有一定的優(yōu)勢。在3個數據集上實驗對比了Transformer架構和卷積神經網絡架構的模型，結果表明Transformer架構在圖表分類任務上具有一定優(yōu)勢?；赟win Transformer模型，設計了多種數據增強策略，在增加模型泛化性的同時也引入了分布差異；通過對不同策略訓練出的模型預測進行均值融合，同單模型相比分類性能有較大提升。在6個測試集上對集成模型進行了測試，分類準確率均大于0.9；對于圖像質量高、視覺形式簡單的生成圖表，模型分類準確率接近1。 發(fā)表于：5/27/2024 基于Innovus改善芯片繞線資源的電源網絡布線方法 隨著集成電路的集成度越來越高，芯片的面積越來越小，芯片內單元密度會隨之增加，這將為芯片的后端物理設計帶來諸多的挑戰(zhàn)。其中芯片面積的減小直接影響布線資源，導致布線擁塞，以此造成芯片線路無法繞通以及時序和串擾的問題。提出了一種改進的電源網絡的布線方法，極大提升了信號線的走線空間利用率，有效解決了高集成度芯片的短路問題。 發(fā)表于：5/27/2024 基于先進CMOS工藝的多通道Gbps LVDS接收器 在SIP（System In a Package）系統(tǒng)中集成具有LVDS（Low-Voltage Differential Signal）接口的多通道高速模數轉換器（Analog-to-Digital Converter，ADC）時，面臨不同LVDS輸出通道延時不同所導致的數據采集錯誤的問題，為此設計了一個多通道自適應LVDS接收器。通過采用數據時鐘恢復技術產生一個多相位的采樣時鐘，并結合ADC的測試模式來確認每一個通道的采樣相位，能夠自動對每一個通道的延時分別進行調整，以達到對齊各通道采樣相位點，保證數據正確采集的目的。最后，基于先進CMOS工藝進行了接收器的設計、仿真、后端設計實現(xiàn)和流片測試，仿真和流片后的板級測試結果均表明該接收器能夠對通道延遲進行自動調節(jié)以對齊采樣相位，且最大的采樣相位調節(jié)范圍為±3 bit，信噪比大于65 dB，滿足了設計要求和應用需求。 發(fā)表于：5/27/2024 ?…139140141142143144145146147148…?
