關(guān)于先進(jìn)封裝工藝的話題從未間斷,隨著移動(dòng)電子產(chǎn)品趨向輕巧、多功能、低功耗發(fā)展,高階封裝技術(shù)也開始朝著兩大板塊演進(jìn),一個(gè)是以晶圓級芯片封裝WLCSP(Fan-In WLP、Fan-out WLP等)為首,功能指向在更小的封裝面積下容納更多的引腳數(shù);另一板塊是系統(tǒng)級芯片封裝(SiP),功能指向封裝整合多種功能芯片于一體,壓縮模塊體積,提升芯片系統(tǒng)整體功能性和靈活性。
圖1:主要封裝形式演進(jìn)
Source:拓璞產(chǎn)業(yè)研究所整理,2016.9
WLCSP:晶圓級芯片封裝(Wafer Level Chip Scale Package)也叫WLP。與傳統(tǒng)封裝工藝相反,WLP是先封裝完后再切割,因此切完后芯片的尺寸幾乎等于原來晶粒的大小,相比傳統(tǒng)封裝工藝,單顆芯片封裝尺寸得到了有效控制。
如何在更小的尺寸芯片上容納更多的引腳數(shù)目?WLP技術(shù)利用重分布層(RDL)可以直接將芯片與PCB做連接,這樣就省去了傳統(tǒng)封裝DA(Die attach)段的工藝,不僅省去了DA工藝的成本,還降低了整顆封裝顆粒的尺寸與厚度,同時(shí)也繞過DA工藝對良率造成的諸多影響。
起初,F(xiàn)an-In WLP單位面積的引腳數(shù)相對于傳統(tǒng)封裝(如FC BGA)有所提升,但植球作業(yè)也僅限于芯片尺寸范圍內(nèi),當(dāng)芯片面積縮小的同時(shí),芯片可容納的引腳數(shù)反而減少,在這個(gè)問題的節(jié)點(diǎn)上,F(xiàn)an-out WLP誕生,實(shí)現(xiàn)在芯片范圍外充分利用RDL做連接,以此獲取更多的引腳數(shù)。
圖2:從傳統(tǒng)封裝至倒裝封裝及晶圓級封裝結(jié)構(gòu)變化示意圖
Source:拓璞產(chǎn)業(yè)研究所整理,2016.9
SiP:將不同功能的裸芯片通過整合封裝的方式,形成一個(gè)集多種功能于一體的芯片組,有效地突破了SoC(從設(shè)計(jì)端著手,將不同功能的解決方案集成與一顆裸芯片中)在整合芯片途徑中的限制,極大地降低了設(shè)計(jì)端和制造端成本,也使得今后芯片整合擁有了客制化的靈活性。
另外由SiP延伸的3D堆疊式封裝技術(shù),通過在垂直方向上增加可放置晶圓的層數(shù)來進(jìn)一步提高SiP的整合能力,可以說作為異質(zhì)整合的標(biāo)桿,SiP在超越摩爾定律方面扮演著頭號角色。
圖3:SiP 的基本分類
Source:拓璞產(chǎn)業(yè)研究所整理,2016.9
晶圓廠插足Fan-out封裝工藝
臺積電的InFo(Intergrated Fan-out)在分類上不僅屬于WLCSP的Fan-out技術(shù),同時(shí)也屬于多晶片封裝的SiP技術(shù)。
今年臺積電以集成扇出型封裝InFo的優(yōu)勢搶在三星前一舉拿下iPhone7 A10全部訂單,三星為了與臺積電角逐,期望在下一代iphone手機(jī)奪回部分訂單,也加快了布局扇形晶圓級封裝技術(shù)(FoWLP),預(yù)計(jì)2017年上半年實(shí)現(xiàn)量產(chǎn)。
據(jù)統(tǒng)計(jì),全球Fan-out 2016年市場規(guī)模約1.3億美元,仍然是一片藍(lán)海,臺積電則在Fan-out市場先發(fā)制人,處于領(lǐng)先地位。如今Apple開始采用InFo封裝技術(shù)后,F(xiàn)an-out市場將會(huì)進(jìn)一步被催化,后期會(huì)有更多的制造和封測廠商參與進(jìn)來。
那么原本屬于封測廠商業(yè)務(wù)領(lǐng)域的蛋糕,現(xiàn)在不得不面臨與前端制造廠商一起分食,而隨著物聯(lián)網(wǎng)IoT、移動(dòng)智能設(shè)備等電子產(chǎn)品快速發(fā)展,高階封裝技術(shù)Fan-out的滲透率將會(huì)不斷升高。
現(xiàn)階段封測廠商與制造廠商在高階封裝領(lǐng)域的交叉拓展將會(huì)進(jìn)入一定的磨合期,這個(gè)磨合期到底會(huì)持續(xù)多久,主要取決于封測廠商在Fan-out技術(shù)領(lǐng)域推進(jìn)的步伐,如果屆時(shí)封測廠商所持Fan-out技術(shù)能夠快速響應(yīng)前端制造廠商產(chǎn)品需求,那么接下來的發(fā)展很有可能趨向共贏方向——制造端與封測端各司其職、明確分工、互惠共贏。
目前來看,在這場博弈中封測廠商處于被動(dòng)地位,承擔(dān)了更多壓力,在臺積電InFo問世之前,包括星科金朋、艾克爾、日月光、矽品等在內(nèi)的封測廠商均已將Fan-out技術(shù)納入先進(jìn)制程藍(lán)圖中,下一步實(shí)力廠商如果決心拿下這幅封測藍(lán)海圖,在購入相關(guān)設(shè)備及增加研發(fā)投入方面定會(huì)不遺余力。
圖4:WLCSP和SiP封裝在制造產(chǎn)業(yè)鏈間的交叉拓展
Source:拓璞產(chǎn)業(yè)研究所整理,2016.9
SiP封裝技術(shù)侵蝕后端模組組裝利潤
如果說封測廠商在Fan-out技術(shù)方面正面對著來自制造端壓力,SiP技術(shù)則為封測廠商帶來了一份大禮。SiP封裝工藝不僅僅是將多功能芯片整合于一體,還將組裝模塊的體積大幅地縮小,甚至可以跳過PCB等模組連接工藝。
也就是說,封測廠商通過SiP技術(shù),將業(yè)務(wù)領(lǐng)域向下游大幅覆蓋至組裝及模塊廠,那么處于下游的模塊組裝廠商,原本利潤就低,如今又要面臨來自封測端競爭的壓力,隨著SiP技術(shù)在智能手機(jī)、VR/AR、智能穿戴設(shè)備等越來越多的應(yīng)用,SiP在制造產(chǎn)業(yè)鏈中的交叉拓展將會(huì)更加深入。
未來趨勢判斷:因SiP產(chǎn)生的交叉份額會(huì)基于在封測端技術(shù)和成本的優(yōu)勢,封測廠商將占取主導(dǎo)地位,這對后端組裝廠營收份額核心技術(shù)與管理模式將會(huì)產(chǎn)生一定的影響;但是終端組裝廠商在系統(tǒng)組裝方面仍具備貼近市場的優(yōu)勢,這就要求封測端與終端組裝廠商之間由競爭慢慢轉(zhuǎn)向垂直整合模式。
表1:各主要封測廠商與臺積電在Fan-out及SiP封測技術(shù)現(xiàn)況
Source:拓璞產(chǎn)業(yè)研究所整理,2016.9
在物聯(lián)網(wǎng)、VR/AR、智能手機(jī)、智能穿戴設(shè)備等熱點(diǎn)的強(qiáng)力推動(dòng)下,高階先進(jìn)封裝技術(shù)Fan-out WLP及 SiP在封測產(chǎn)品中的滲透率會(huì)逐漸升高,介于晶圓廠、封測廠及后端模組組裝廠之間的競爭將會(huì)愈演愈烈,原有產(chǎn)業(yè)鏈結(jié)構(gòu)是否會(huì)在未來的博弈中重新劃分?一方面要看封測廠商在Fan-out技術(shù)開發(fā)的效率,另一方面還要看封測廠商在大肆布局SiP的道路上對后端系統(tǒng)組裝廠垂直整合的態(tài)度,可以說先進(jìn)封裝技術(shù)WLCSP與SiP的蝴蝶效應(yīng)已開始蔓延。