最近半導(dǎo)體先進(jìn)工藝的爭(zhēng)奪戰(zhàn)可以說(shuō)是愈演愈烈。

日前，三星在美國(guó)SFF晶圓代工論壇上發(fā)布了新一代邏輯工藝路線圖，暗示其2021年要量產(chǎn)3nm工藝，以壓制臺(tái)積電彼時(shí)的5nm工藝。在其之后不到一個(gè)月，臺(tái)積電就官方宣布正式啟動(dòng)2nm工藝研發(fā)，不失為有力回應(yīng)。

7nm，5nm，3nm，2nm．．．

如同開了外掛一般，不聲不響，神仙打架的一招一式都是互不相讓，亦精彩紛呈，讓觀者目不暇接。

對(duì)摩爾定律的焦慮：半導(dǎo)體工藝真的到極限了？

不得不說(shuō)，不去看這兩家各自打得如何激烈，僅這場(chǎng)架的行為本身傳達(dá)出的信號(hào)就著實(shí)讓人有些摸不著頭腦。一反外界的悲觀態(tài)勢(shì)，晶圓制造廠發(fā)展勢(shì)頭迅猛且毫無(wú)畏懼，這在當(dāng)下多少有些反常。

目前，一顆芯片上至少有數(shù)億個(gè)晶體管，nm單位可以簡(jiǎn)單看成是單個(gè)晶體管尺寸大小。按照摩爾定律，隨著晶體管尺寸越來(lái)越小，理論上相同大小的處理器性能會(huì)有顯著提升，同時(shí)功耗相對(duì)會(huì)降低。因此某種程度上，半導(dǎo)體工藝的發(fā)展與產(chǎn)業(yè)整體成長(zhǎng)緊密相關(guān)。

有數(shù)據(jù)顯示，1987年左右，半導(dǎo)體產(chǎn)業(yè)成長(zhǎng)率高達(dá)40～50％，到了1990年代全球半導(dǎo)體產(chǎn)業(yè)的成長(zhǎng)率在15％～16％，但到了2000年后，全球半導(dǎo)體產(chǎn)業(yè)成長(zhǎng)率只有4％～5％，而后隨著工藝逼近個(gè)位數(shù)量級(jí)，晶圓制造因制程帶來(lái)的紅利也似乎已經(jīng)走到盡頭。

因此2018年，整個(gè)半導(dǎo)體產(chǎn)業(yè)對(duì)制程上的擔(dān)憂是明顯的，“半導(dǎo)體工藝到達(dá)物理極限”言論一度甚囂塵上，摩爾定律失效也成為諸多半導(dǎo)體人口中慣常的論調(diào)。

當(dāng)時(shí)，張忠謀曾站出來(lái)辟過(guò)一次謠，稱半導(dǎo)體工藝距離物理極限還有8—10年，而延續(xù)摩爾定律的另一條路是在封裝工藝上發(fā)力，即向上堆疊。言下之意，張忠謀認(rèn)為短期內(nèi)半導(dǎo)體產(chǎn)業(yè)的利潤(rùn)點(diǎn)不會(huì)因工藝存在大幅下跌，未來(lái)并沒(méi)有那么悲觀。后來(lái)任正非在談到這一點(diǎn)時(shí)，也表示解決的方法比較多，未來(lái)新的技術(shù)也將能夠保持整個(gè)行業(yè)的成長(zhǎng)活力。至此，無(wú)法跟上摩爾定律帶來(lái)的焦慮才稍減半分。

回顧歷史，因?qū)⒓啥扰c晶體管價(jià)格描述為反比關(guān)系，摩爾定律一直是描述半導(dǎo)體產(chǎn)業(yè)經(jīng)濟(jì)學(xué)效益的一種推測(cè)手段，但作為對(duì)發(fā)展趨勢(shì)的分析預(yù)測(cè)理論，摩爾定律也是在質(zhì)疑與自我驗(yàn)證中徘徊發(fā)展。

最為顯著的預(yù)測(cè)是在晶圓制造上，摩爾定律認(rèn)為在制程技術(shù)不斷進(jìn)步的前提下，每隔18個(gè)月，IC的產(chǎn)量將提升一倍，換個(gè)角度來(lái)看，其成本將降低50％。因至關(guān)重要，人們對(duì)制程工藝的關(guān)心和懷疑也沒(méi)有減弱過(guò)。因此當(dāng)半導(dǎo)體芯片主流制程技術(shù)為90nm時(shí)，有人認(rèn)為45nm將成為物理極限；當(dāng)制程技術(shù)達(dá)到45nm時(shí)，有的觀點(diǎn)認(rèn)為22nm將成為極限；而此前7nm也一度被認(rèn)為是半導(dǎo)體工藝的極限。

容易發(fā)現(xiàn)，類似我們當(dāng)下對(duì)能夠看見(jiàn)的物理極限2nm甚至1nm產(chǎn)生懷疑與擔(dān)憂一般，整個(gè)產(chǎn)業(yè)的情緒其實(shí)早就反復(fù)出現(xiàn)。因此在2018年整個(gè)產(chǎn)業(yè)悲觀聲音之下，仍然有業(yè)內(nèi)人士認(rèn)為，這份因“數(shù)字”變化帶來(lái)的焦慮有其合理之處，卻也不盡然。

從IDM到Foundry，技術(shù)驅(qū)動(dòng)晶圓制造產(chǎn)業(yè)發(fā)展

提到nm工藝，繞不開Intel、三星與臺(tái)積電這三家在先進(jìn)工藝上有著卓越貢獻(xiàn)的公司。作為先進(jìn)制程工藝的代言人們，Intel是唯一活躍在公眾面前的傳統(tǒng)IDM公司，三星的工廠則與臺(tái)積電一樣，承接Foundry業(yè)務(wù)。

作為奠定近年半導(dǎo)體工藝發(fā)展的廠商之一，自10nm之后與三星、臺(tái)積電之戰(zhàn)中“敗”下陣來(lái)，Intel一直在努力調(diào)整以使其主要制程工藝技術(shù)走上正軌。但是即便在市場(chǎng)中落敗，作為曾經(jīng)的工藝界大牛，Intel對(duì)整個(gè)產(chǎn)業(yè)的貢獻(xiàn)是卓越的。

22nm是半導(dǎo)體工藝發(fā)展史上的一個(gè)關(guān)鍵節(jié)點(diǎn)，也是從此開始，胡正明發(fā)明的SOI和FinFET工藝在市場(chǎng)上走向了對(duì)立面，因?yàn)镮ntel在眾人一籌莫展之際，率先在硅上做成了22nm制程FinFET，縮小了器件尺寸，成功延續(xù)了摩爾定律的生命，也將IBM、AMD等一眾巨頭踩在了腳下，同時(shí)將SOI工藝的支持者們遠(yuǎn)遠(yuǎn)拋在了后面。

風(fēng)光無(wú)限，Intel引來(lái)眾多追隨者，臺(tái)積電就是其中一名。但隨著產(chǎn)業(yè)發(fā)展，14nm，10nm．．．晶體管越做越小，Intel也未曾料到，有一天會(huì)在7nm上栽跟頭。

在近代工藝的發(fā)展歷史上，7nm絕對(duì)是最受關(guān)注的工藝水平之一，很多在10nm工藝上大放異彩的半導(dǎo)體公司都在7nm上吃了苦頭，Intel也不例外。也因此，臺(tái)積電借勢(shì)一舉打下了大半市場(chǎng)，完成了自己從追隨者到引領(lǐng)者的身份蛻變，樹立了自己的定位，拿下了高通、華為等多家主流手機(jī)公司的大單。發(fā)展至今，7nm工藝給臺(tái)積電帶來(lái)的營(yíng)收都依然占據(jù)很大比例，如2019 Q1財(cái)報(bào)顯示，臺(tái)積電7nm工藝營(yíng)收占據(jù)整個(gè)公司營(yíng)收的22％，占比最高。

圖 ｜ 臺(tái)積電2019 Q1財(cái)報(bào)

與臺(tái)積電稍有不同的是，這一路上三星的路走得就“絢爛多姿”許多。雖然一度被Intel懟其nm級(jí)工藝標(biāo)識(shí)有夸大之嫌，但借著7nm之戰(zhàn)，三星還是擠掉了Intel，成功上位并拿下了臺(tái)積電剩余的市場(chǎng)份額，也成為現(xiàn)如今唯一被認(rèn)為能夠與臺(tái)積電對(duì)抗的企業(yè)。

上個(gè)月，為了展現(xiàn)自己在制程工藝的布局，三星對(duì)外公布了其工藝路線圖，一眼看過(guò)去著實(shí)讓人眼花繚亂。

圖 ｜ 三星工藝路線圖

不難發(fā)現(xiàn)，三星在3nm節(jié)點(diǎn)處其實(shí)已經(jīng)開始放棄FinFET工藝，轉(zhuǎn)向GAA晶體管。關(guān)于GAA晶體管，我們后面再做介紹。

晶圓制程工藝遭瓶頸，SOI是關(guān)鍵破局工藝？

首先來(lái)說(shuō)三星要放棄繼續(xù)研發(fā)FinFET工藝轉(zhuǎn)而探索新方向這件事。其實(shí)不僅僅是三星放棄在FinFET繼續(xù)研發(fā)，臺(tái)積電、Global Foundries等公司也同樣意識(shí)到這一工藝的局限性，尤其是該工藝相對(duì)較高的成本。因此最近一段時(shí)間內(nèi)，曾因FinFET得勢(shì)而被冷落的SOI工藝再度被推上風(fēng)口浪尖，被認(rèn)為是替代FinFET工藝帶來(lái)新增長(zhǎng)力的技術(shù)備選之一。

說(shuō)起FinFET和SOI，這兩項(xiàng)工藝其實(shí)由同一團(tuán)隊(duì)——前臺(tái)積電首席技術(shù)官和伯克利公司的前任教授胡正明及其團(tuán)隊(duì)研發(fā)而出，他于1999年提出了FinFET的概念并在2000年提出了UTB－SOI（FD SOI）。這兩種結(jié)構(gòu)的主要結(jié)構(gòu)都是薄體，因此柵極電容更接近整個(gè)通道，本體很薄，大約在10nm以下，所以沒(méi)有離柵極很遠(yuǎn)的泄漏路徑，柵極可有效控制泄漏，都可商用。

與SOI相比，市場(chǎng)主流的FinFET技術(shù)具有更高的驅(qū)動(dòng)電流，且在FinFET中，應(yīng)變技術(shù)可用于增加載流子遷移率。但是FinFET為人所詬病的就是其復(fù)雜的制造工藝，一手將FinFET推向市場(chǎng)的Intel曾稱，SOI晶圓占總工藝成本的10％左右，比體硅增長(zhǎng)2－3％。

而由于SOI技術(shù)非常接近平面體硅技術(shù)，現(xiàn)有的bulk技術(shù)庫(kù)可以輕松地轉(zhuǎn)換為SOI庫(kù)，采用SOI技術(shù)成本就低許多。且與FinFET相比，SOI的另一個(gè)優(yōu)點(diǎn)就是功耗低。不過(guò)SOI技術(shù)有其局限性，突出的兩點(diǎn)就是采用其比較難控制整個(gè)晶圓上的錫硅膜且當(dāng)時(shí)它的支持廠商少。

因此2012年英特爾在Ivy－Bridge處理器的22nm節(jié)點(diǎn)推出了Trigate FET后，主流晶圓廠包括臺(tái)積電、Global Foundries和三星在內(nèi)都紛紛求穩(wěn)，站隊(duì)FinFET。

不過(guò)也有少數(shù)廠商不甘于從大勢(shì)，當(dāng)時(shí)與Intel發(fā)布同年，意法半導(dǎo)體在28nm技術(shù)上發(fā)布了其首款用于移動(dòng)處理器的FD－SOI芯片，宣布站隊(duì)FD－SOI技術(shù)，但是因成果明顯處于弱勢(shì)，提供技術(shù)支持的廠商相對(duì)則少了許多，其中有被Intel打敗的IBM。

發(fā)展至今，除了IBM，Global Foundries、三星、中芯國(guó)際、Soitec等諸多廠商都開始支持SOI技術(shù)，且隨著物聯(lián)網(wǎng)、5G等領(lǐng)域發(fā)展對(duì)功耗的強(qiáng)需求以及SOI技術(shù)在射頻領(lǐng)域的成功應(yīng)用，SOI技術(shù)又再次被提上日程，因此得到了大力發(fā)展。

圖 ｜ 格芯在SOI上的解決方案

很多人認(rèn)為SOI是未來(lái)替代FinFET技術(shù)的未來(lái)工藝，但是亦有諸多人表示SOI與FinFET本出自同門，最終應(yīng)當(dāng)會(huì)殊途同歸甚至以融合形式出現(xiàn)，無(wú)法翻出大浪甚至改變半導(dǎo)體制程工藝走到盡頭的現(xiàn)狀。因此這時(shí)，我們就能理解為什么三星在3nm之后走向了GAA晶體管。

工藝不行，晶體管來(lái)戰(zhàn)

開篇提到過(guò)，晶體管尺寸減小可以直接使芯片性能得到提升，但是當(dāng)工藝達(dá)到一定程度無(wú)法帶來(lái)更進(jìn)一步優(yōu)化時(shí)，諸多晶圓廠和不同領(lǐng)域的芯片公司巨頭們自然就會(huì)想到去優(yōu)化單個(gè)晶體管以提升芯片整體性能。三星看重的就是這一點(diǎn)。

GAA晶體管，又稱環(huán)繞式閘極納米線晶體管，也曾被認(rèn)為是突破現(xiàn)有工藝的候選技術(shù)之一。因?yàn)镚AA晶體管擁有高靜電掌控能力，可以實(shí)現(xiàn)CMOS微縮，在水平配置中，也是目前主流FinFET技術(shù)的自然延伸，可以通過(guò)垂直堆疊多條水平納米線來(lái)最大化每個(gè)覆蓋區(qū)的驅(qū)動(dòng)電流。

從商業(yè)化角度來(lái)看，GAA晶體管技術(shù)因“延續(xù)”當(dāng)下的工藝技術(shù)，偏于保守也更易實(shí)現(xiàn)。作為GAA晶體管技術(shù)的最大推崇者，三星就在前段時(shí)間的SFF美國(guó)分會(huì)上表示，公司計(jì)劃在2021年推出一款突破性的產(chǎn)品，這款產(chǎn)品基于三星3nm GAA（gate all around）工藝制造，性能提高35％，并將功耗降低50％、芯片面積縮小45％。如若真能如此，該技術(shù)的采用確實(shí)能夠帶來(lái)顯著改進(jìn)。

當(dāng)然除了三星力推的GAA晶體管，在特定的通信和電源領(lǐng)域，也已經(jīng)有諸多廠商開始采用GaN（氮化鎵）晶體管來(lái)設(shè)計(jì)芯片，以撼動(dòng)現(xiàn)有硅晶體管的主流地位。

圖 ｜ 基于GaN的設(shè)計(jì)

與Si等效材料相比，GaN晶體管具有更優(yōu)秀的成本效益，這將使得GaN器件的應(yīng)用從大型工業(yè)設(shè)備到小型化的手持設(shè)備都具有吸引力。尤其在電源芯片領(lǐng)域，GaN材料的卓越性能表現(xiàn)已經(jīng)在技術(shù)上碾壓了硅材料。

談到5nm＋之后的工藝規(guī)劃時(shí)候，臺(tái)積電也表示他們?cè)趦?chǔ)備納米線（GAA）等先進(jìn)晶體管結(jié)構(gòu)和High Mobility Channel、Ge和2D材料的技術(shù)。他們同時(shí)還創(chuàng)新性提到了新型low—k材料，在他們看來(lái)，這些將會(huì)是未來(lái)半導(dǎo)體工藝演進(jìn)的關(guān)鍵支撐。

雖然目前主流晶圓廠在力保市場(chǎng)的穩(wěn)定，但從工藝發(fā)展百花齊放的態(tài)勢(shì)去看，不確定性已經(jīng)在急劇加大，接下來(lái)的紛爭(zhēng)是免不了了。

全產(chǎn)線提升性能，紛爭(zhēng)之下力延摩爾定律

如張忠謀曾提到的，為延續(xù)摩爾定律，先進(jìn)封裝也是晶圓廠接下來(lái)可走的路。因此現(xiàn)如今除了密切關(guān)注上述能夠“撼動(dòng)根本”的新技術(shù)動(dòng)態(tài)之外，在產(chǎn)業(yè)鏈上下功夫也是晶圓廠首選的保守改革之路，且容易實(shí)現(xiàn)。

以臺(tái)積電為例，他們最近就在臺(tái)積電2019中國(guó)技術(shù)論壇上談到了這一方面，它表示，在封裝方面，臺(tái)積電已經(jīng)有所準(zhǔn)備，如他們已經(jīng)陸續(xù)推出CoWoS（Chip on Wafer on Substrate）、bumping、InFO（Integrated Fan－Out）等后端3D封裝產(chǎn)品和前道3D封裝工藝SOIC（system－on－integrated－chips）和全新的多晶圓堆疊（WoW，Wafer－on－Wafer）。而為了驗(yàn)證其在先進(jìn)工藝上的研究成果，最近臺(tái)積電甚至利用先進(jìn)封裝和互聯(lián)技術(shù)設(shè)計(jì)了一款基于7nm的小芯片This，性能表現(xiàn)也是喜人。

圖 ｜ This結(jié)構(gòu)圖

當(dāng)然，除了如臺(tái)積電一般，晶圓廠開始融合一部分封裝工序以減低成本，全產(chǎn)業(yè)鏈軟硬件協(xié)同融合設(shè)計(jì)芯片也成為降低芯片成本的一種手段，以延續(xù)摩爾定律。

不管怎樣，無(wú)論是設(shè)計(jì)公司，還是晶圓廠，其最終目的都是力延半導(dǎo)體產(chǎn)業(yè)的摩爾定律，最大程度保證整個(gè)產(chǎn)業(yè)的發(fā)展活力和盈利空間，因此雖然技術(shù)給整個(gè)產(chǎn)業(yè)鏈帶來(lái)動(dòng)蕩，各家之爭(zhēng)的最終目的卻是一致的，只看誰(shuí)能C道出位了。