半導體是知識與資本密集產(chǎn)業(yè)，產(chǎn)業(yè)很早就走向?qū)I(yè)分工，中國臺灣雖在制造、封裝等領域已居全球領先群，但在IC設計領域仍呈現(xiàn)大者恒大的M型分布，除了少數(shù)大廠，能與全球設計大廠爭勝者并不多。工研院資訊與通訊研究所所長闕志克分析，如果照目前情勢發(fā)展，中國臺灣營業(yè)額排名15名之后的IC設計業(yè)者，未來極有可能在市場上消失。
半導體芯片的應用日益廣泛，生活周遭的各種用品，或多或少都內(nèi)建了各式功能的IC。因應未來數(shù)位化的多元應用，半導體芯片的重要性勢必提升，帶來龐大商機。近年全球頂尖半導體業(yè)者，窮盡努力延續(xù)摩爾定律的嘗試不斷，其中小芯片系統(tǒng)（Chiplet）的先進封裝技術(shù)，在大廠相繼采用下備受關注，工研院決定超前部署，建構(gòu)中國臺灣的「小芯片生態(tài)系統(tǒng)」。
闕志克解釋，現(xiàn)行IC是由80%的外部IP加上20%自行研發(fā)設計所組成，在這其中外部IP需要支付授權(quán)費用，這也造成IC設計業(yè)者在產(chǎn)品尚未售出時，就必須先投入一筆成本，日后即使銷售狀況不佳，這筆成本也難以回收。
小芯片生態(tài)系統(tǒng)的作法是先將IC設計公司自身的20%設計完成，80%的外部IP則由第三方以小芯片方式供應，透過芯片封裝制造平臺，將自身設計的部分與外部IP整合在同一封裝內(nèi)銷售，至于IP的授權(quán)金，則視銷售量支付，用多少算多少。除了可以大幅降低IC設計業(yè)者的負擔，也讓半導體制造商的商業(yè)模式更多元。
未來多數(shù)的智能化系統(tǒng)，將會整合許多功能不同的小IC，這類多元類型的IC，十分適合具備高彈性設計能力的中國臺灣業(yè)者。工研院「2030技術(shù)策略與藍圖」在半導體芯片技術(shù)上，希望透過小芯片生態(tài)系統(tǒng)，強化整體IC設計產(chǎn)業(yè)的競爭力，打造高能效、低成本、高傳輸，可快速上市的小芯片設計技術(shù)。
IEEE：Chiplet是處理器的未來！
想要處理器中更多的計算能力？添加更多的硅？但是復雜性和成本開始侵蝕這個準則。
隨著時間的發(fā)展，die尺寸的發(fā)展已經(jīng)無情地往上走隨著時間的推移而達到了芯片制造設備可以生產(chǎn)的極限，AMD的 Samuel Naffziger 今年早些時候在舊金山舉辦的國際固態(tài)電路會議（ISSCC）上在告訴工程師。同時，對于固定尺寸的die，每平方毫米的成本一直在不斷增加，并且正在加速增長，他說。
不斷上漲的成本和越來越大的芯片尺寸共同導致了一種解決方案——在該解決方案中，處理器由較小的，生產(chǎn)成本較低的chiplet的集合構(gòu)成，這些小芯片通過單個封裝中的高帶寬連接綁定在一起。在ISSCC上，AMD，英特爾和法國研究組織CEA-Leti 展示了該方案可以走多遠。
CEA-Leti處理器在由薄硅片制成的“有源中介層”（active interposer）上堆疊了六個16核小芯片，以創(chuàng)建96核處理器。interposer裝有通常在處理器本身上才有的電壓調(diào)節(jié)系統(tǒng)（voltage-regulation systems ）。它還具有片上網(wǎng)絡，該片上網(wǎng)絡使用三種不同的通信電路來鏈接內(nèi)核的片上SRAM存儲器。該網(wǎng)絡能夠在每平方毫米的硅芯片上實現(xiàn)每秒傳輸3 TB數(shù)據(jù)的速度，而每毫米的延遲僅有0.6納秒。
CEA-Leti的科學主管Pascal Vivet表示，有源中介層是chiplet技術(shù)的最佳發(fā)展方向，如果它允許將來自多個供應商的不同技術(shù)集成到單個系統(tǒng)中的話。他說：“如果要將賣方A的小芯片與賣方B的小芯片集成在一起，并且它們的接口不兼容，則需要一種將它們粘合（glue）在一起的方法?！?“并且將它們粘合在一起的唯一方法是使用interposer中的有源電路?！?/p>
小芯片發(fā)燒友們希望重新構(gòu)建片上系統(tǒng)行業(yè)，以便借助標準化接口，可以輕松整合多個供應商的小芯片。結(jié)果將是更便宜，更靈活的混合搭配系統(tǒng)。
但是行業(yè)還不存在。英特爾和AMD并沒有生產(chǎn)簡單的混搭系統(tǒng)，而是各自設計了新的小芯片，以彼此之間以及與集成它們的軟件包進行緊密協(xié)作。盡管如此，結(jié)果似乎還是值得期待的。
英特爾使用其稱為Foveros的3D小芯片集成技術(shù)來生產(chǎn)新的Lakefield移動處理器。Foveros通過將小芯片彼此堆疊并通過底部芯片垂直地從封裝中傳遞功率和數(shù)據(jù)，從而在小芯片之間提供了高數(shù)據(jù)速率的互連。
在ISSCC上，英特爾的Wilfred Gomes解釋說，Lakefield的目標之一是將圖形計算提高約50％，但待機功耗僅僅為前代產(chǎn)品的十分之一。目前沒有一個單一的制造工藝可以生產(chǎn)出能夠同時實現(xiàn)這兩個目標的晶體管，但是Foveros允許將具有專為高性能計算而設計的晶體管的模具與專為出色的待機功耗而設計的die相混合。
AMD一直在使用連接在芯片封裝內(nèi)有機基板上的小芯片。該公司在ISSCC上詳細介紹了如何為第二代EPYC高性能處理器設計小芯片和封裝。前一代由四個小芯片組成。但是為了在減少成本的同時容納更多的硅，該公司重新設計了小芯片，以便僅將計算內(nèi)核升級到中國臺灣半導體制造公司的7納米工藝技術(shù)，這是目前最先進的技術(shù)。所有其他功能都堆放在使用較舊的，成本較低的技術(shù)制成的中央輸入/輸出小芯片中。這樣做之后，“我們必須弄清楚如何以與四個封裝相同的封裝尺寸來布線九個小芯片” ，Naffziger說。結(jié)果是“前所未有的數(shù)量的芯片/封裝聯(lián)合設計?！?/p>
Omdia：未來四年Chiplets市場規(guī)模將增長9倍
根據(jù)Omdia的最新研究，到2024年，在制造工藝中利用Chiplets的處理器微芯片的全球市場規(guī)模將擴大到58億美元，比2018年的6.45億美元增長9倍。
根據(jù)摩爾定律，由于半導體制造技術(shù)的不斷發(fā)展，可放置在單個硅芯片上的晶體管數(shù)量每兩年翻一番。然而，近年來，隨著半導體生產(chǎn)工藝在極小的尺寸下遇到物理限制，倍增的速度已經(jīng)放慢。
Chiplets通過用多個較小的芯片代替一個硅芯片來有效地繞過摩爾定律，這些芯片在統(tǒng)一的封裝解決方案中一起工作。與單片微芯片相比，這種方法提供了更多的硅來添加晶體管。這樣，Chiplets有望延續(xù)摩爾定律，恢復到兩年翻一番的周期，這為半導體經(jīng)濟發(fā)展奠定了基礎。
Omdia嵌入式處理器首席分析師Tom Hackenberg說：“當Moore首次發(fā)表摩爾定律時，他提供了一個關鍵的預測基準，為整個技術(shù)行業(yè)設定了發(fā)展周期。從軟件開發(fā)人員到系統(tǒng)設計師，再到技術(shù)投資者，幾十年來，每個人都依賴摩爾定律所規(guī)定的迅速的兩年時間表。隨著Chiplets的到來，半導體業(yè)務和依賴Chiplets的業(yè)務現(xiàn)在有機會回到慣常的發(fā)展速度，這種速度為整個科技行業(yè)帶來了巨大的經(jīng)濟價值?！?/p>
Chiplets正被更高級和高度集成的半導體器件采用，例如，微處理器（MPU），片上系統(tǒng)（SOC）設備，圖形處理單元（GPU）和可編程邏輯設備（PLD）。MPU細分市場代表著不同微芯片產(chǎn)品類型中最大的Chiplets單一市場。預計到2024年，支持Chiplets的全球MPU市場將從2018年的4.52億美元增長到24億美元。
Hackenberg說：“要保持競爭力，MPU制造商必須始終堅持半導體制造技術(shù)保持在最前沿。這些公司在摩爾定律放緩中損失最大。因此，這些公司是最早采用Chiplets的，很可能是Chiplets標準化工作的主要貢獻者?！?/p>
MPU供應商（例如Intel和AMD）一直是制造專有高級封裝Chiplets的早期創(chuàng)新者。英特爾還是開放計算項目，特定于開放域的體系結(jié)構(gòu)（OCP ODSA）基金會的成員，該基金會正在促進標準和技術(shù)的開發(fā)，以幫助實現(xiàn)高級封裝策略。
隨著MPU的早期采用，預計到2024年，計算領域?qū)⒊蔀镃hiplets的主要應用市場。到2020年，計算將占其總收入的96％，到2024年將占92％。
從長遠來看，Omdia預計Chiplets收入將繼續(xù)增長，到2035年將達到570億美元。
這種增長的很大一部分將由充當異構(gòu)處理器的Chiplets驅(qū)動，即結(jié)合了不同處理元素的芯片，例如集成了圖形，安全引擎，人工智能（AI）加速，低功耗物聯(lián)網(wǎng)（IoT）的應用處理器控制器等。
Hackenberg說：“Chiplets代表了一種創(chuàng)新的方法，可以幫助發(fā)展新的封裝技術(shù)，新的設計策略和新的材料。這種令人振奮的新方法還可以通過不同的貢獻者實現(xiàn)更具競爭性的格局。”