中國上海，2022年9月15日——楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日宣布，推出 Cadence^?Verisium? Artificial Intelligence (AI)-Driven Verification Platform，整套應用通過大數據和 JedAI Platform 來優(yōu)化驗證負荷、提高覆蓋率并加速 bug 溯源。Verisium 平臺基于新的 Cadence Joint Enterprise Data AI (JedAI) Platform，并與 Cadence 驗證引擎原生集成。

　　隨著 SoC 復雜性不斷提高，驗證往往比其它工程任務更加消耗算力和人力，如何縮短驗證周期已成為產品按時上市的關鍵。Verisium 平臺的發(fā)布代表了電子設計自動化（EDA）利用大數據和人工智能來優(yōu)化整個 SoC 設計和驗證過程，由單運行（single-run）、單引擎（single-engine）向多運行（multi-run）、多引擎（multi-engines）的全新算法轉變。通過部署 Verisium 平臺，匯集所有波形、覆蓋率、報告和日志文件等驗證數據于 Cadence JedAI 平臺中，在此平臺上建立機器學習（ML）模型和發(fā)掘更多特定指標，進而將其應用于全新系列工具上，從而極大地提高驗證工作效率。借助 Cadence JedAI 平臺，Cadence 能夠將其在數據和人工智能方面的計算軟件創(chuàng)新成果，統(tǒng)一應用在 Verisium AI-Driven 驗證，Cerebrus? Intelligent Chip Explorer AI-Driven 實現(xiàn)和 Optimality? Intelligent System Explorer AI-Driven 系統(tǒng)分析等產品中。

　　Verisium 平臺初版應用套件包括以下選項：

　　· Verisium AutoTriage：構建機器學習模型，通過對同源的多個測試故障進行預測和分類，以實現(xiàn)回歸故障類選等重復性工作的自動化。

　　· Verisium SemanticDiff：通過算法對 IP 或 SoC 的多版源碼變更進行比較及分類，并依據其對系統(tǒng)行為的干擾程度進行排序，來幫助定位潛在 bug 熱點的解決方案。

　　· Verisium WaveMiner：應用強大的人工智能引擎來分析多個運行案例的波形，揭示最有可能導致測試失敗的信號和時間點。

　　· Verisium PinDown：與 Cadence JedAI Platform 及業(yè)界標準修訂管理系統(tǒng)進行集成，建立源代碼變更、測試報告和日志文件的機器學習模型，預測哪些源代碼簽入（check-in）最有可能引起故障的發(fā)生。

　　· Verisium Debug：提供從 IP 到 SoC，從單運行（single-run）到多運行（Multi-run）的整體調試解決方案。支持波形、電路圖、驅動跟蹤和 SmartLog 技術上的快速、完整的互動式和后處理式調試流程。Verisium Debug 與 Cadence JedAI Platform 及其它 Verisium 應用程序原生集成，支持同時自動比較通過和失敗的測試用例，來實現(xiàn) AI-Driven 的溯源分析。

　　· Verisium Manager：將 Cadence 在 IP 和 SoC 級全流程驗證管理解決方案，包括驗證規(guī)劃、工作調度和多引擎覆蓋率，統(tǒng)統(tǒng)整合到 Cadence JedAI 平臺中，同時還擴展出新的旨在提高計算服務集群效率的 AI-Driven 測試集優(yōu)化技術。Verisium Manager 還可直接與其它 Verisium 應用程序集成，通過統(tǒng)一的網頁版管控臺即可交互式部署一個完整的 Verisium 平臺。

　　“人工智能和大數據正在改變我們所處的世界，”Cadence 高級副總裁兼系統(tǒng)與驗證事業(yè)部總經理 Paul Cunningham 表示，“為了實現(xiàn)我們核心 EDA 業(yè)務這種轉變，我們必須開發(fā)新的技術，優(yōu)化驗證過程的多運行和多引擎技術。通過 Verisium 平臺，我們邁入了基于 Cadence JedAI Platform 的 AI-Driven 驗證新時代。我們的旅程才剛剛開始，但用戶已經看到，使用 Verisium 平臺可以顯著提升驗證產能和效率?！?/p>

　　Verisium AI-Driven 驗證平臺是 Cadence 驗證全流程的一部分，此外還包括 Palladium? Z2 硬件仿真、Protium? X2 原型驗證、Xcelium? 軟件仿真、Jasper? 形式驗證平臺以及 Helium? Virtual and Hybrid Studio。Cadence 驗證全流程提供了最高的驗證吞吐量，在有限的時間內盡可能發(fā)現(xiàn)更多的 bug 和實現(xiàn)更多的溯源分析，讓項目各方面的投資都做到物盡其用。Verisium 平臺和驗證全流程支持 Cadence 智能系統(tǒng)設計（Intelligent System Design?）戰(zhàn)略，助力實現(xiàn) SoC 卓越設計。欲了解更多信息，請訪問 http://www.cadence.com/go/Verisium。

　　客戶評價：

　　“為了滿足我們的客戶日益增長的性能需求，聯(lián)發(fā)科的創(chuàng)新型移動 SoC、智能家居、互聯(lián)和物聯(lián)網產品的規(guī)模性和復雜性持續(xù)增長。因此，功能驗證已經成為項目進度中的一個關鍵瓶頸，我們與 Cadence 一樣，對改變驗證生產力的新一代 AI-Driven 的多運行技術充滿期待。與 Cadence 的緊密合作證實了 Verisium 平臺在自動查找錯誤根源方面表現(xiàn)突出，我們正在 IP 和 SoC 驗證團隊中擴大這一工具的部署規(guī)模。”

　　--- ChinhTran，聯(lián)發(fā)科硅產品開發(fā)部副總經理

　　“隨著 SoC 的復雜性不斷增加，SoC 級驗證是確保按時流片的一個關鍵步驟。我們看到人工智能和大數據在大幅提高設計和驗證效率方面具有巨大的潛力。我們正在與 Cadence 密切合作，在移動 SoC 設計中部署 Verisium 平臺。事實證明，該平臺在對錯誤根源進行自動分類和分析上表現(xiàn)非常出色?！?/p>

　　--- S. Brian Choi，三星電子副總裁

　　“為了應對 IP 和 SoC 設計復雜性的快速增長，驗證一直是 STM32 微控制器面臨的主要挑戰(zhàn)。Cadence 的數據驅動功能驗證平臺和利用人工智能技術的應用程序表現(xiàn)出色，是解決這一挑戰(zhàn)的不二之選。ST 和 Cadence 基于一致的愿景展開緊密合作，在 ST 部署了多個 Verisium 應用程序。結果證明，利用 Verisium AutoTriage、SemanticDiff 和 WaveMiner，功能驗證的效率得到了顯著提升。使用 Verisium 應用程序和 Cadence JedAI Platform，我們希望快速達到 IP 和 SoC 設計錯誤分類和定位的顯著提升?！?/p>

　　--- Mirella Negro Marcigaglia，STMicroelectronics 公司 STM32 數字驗證經理

　更多信息可以來這里獲取==>>電子技術應用-AET<<